Устройство для переадресации информации

 

t,„w

У

1, :;( Московский ордена Ленина и ордена Октябрьской Революции энергетический институт (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПЕРЕАДРЕСАЦИИ ИНФОРМАЦИИ

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам на цилиндрических магнитных доменах (ЦМД), и может быть использовано для переадресации информации в ЦМД-кристаллах, имеющих дефектные регистры хранения.

Известно устройство переадресации информации, действие которого основано на взаимном отталкивании двух доменов, один из которых является записываемым, а другой служит в качестве метки годности для регистра хранения P1).

Недостатком этого устройства является низкая надежность из-за слабого электростатического взаимодействия доменов.

Наиболее близкой к предлагаемой по технической сущности является система памяти с дефектными регистрами, содержащая блок репрограммируемой па мяти, первый и -второй регистры, первый и второй счетчики, логические блоки, входной коммутатор, и позволяющая обходить дефектные регистры хра-. нения в ЦМ1 -кристаллах $2). Недостатком данного устройства является большая аппаратурная избыточность, которая связана с использова нием устройства для переадресации информации в ЦМД-кристаллах с такой органиэацией, которая не предусматривает возможность копирования доменов при считывании. Это приводит к необходимости перезаписывать только, что считанную из регистров хранения и переданную в регистр ввода-вывода информацию, что связано с большими временными затратами.

В настоящее время серийно выпускаются Opgt-кристаллы с блочным копированием, что позволяет исключить процедуру перезаписи за счет расщепления домена при его переходе из регистра хранения в регистр ввода-вывода. В результате один домен остается в регистре а другой по регистру Вводавывода передается к датчику считывания. Наличие переключателей-репликаторов в ЦМД-кристалле позволяет зна-чительно уменьшить аппаратурные затраты на органиэацию переадресации информации в запоминающих устройствах на ЦМД и, как следствие, уменьшить их стоимость, .габариты, потребление энергии, увеличить надежность.

Цель изобретения — упрощение устройства за счет уменьшения числа

1001177. счетчиков и регистров и иной органи, зации процесса выборки информации.

Указанная цель достигается тем, что устройство для переадресации информации,, содержащее блок репрограммируемой памяти, выходы которого соединены с входами первого регистра, ;счетчик, выходы которого соединены с входами первой группы логического блока, а входы счетчика соединены с входами второй группы логического 10 блока, входы третьей группы которого соединены с выходами входного коммутатора, входы первой. группы которого являются первыми информационными входами устройства, входы второй и третьей групп входного коммутато6а соединены соответственно с первой и второй управляющими шинами, выходы .. логического блока соединены с входами первой группы второго регистра, входы второй группы которого соединены с третьей управляющей шиной, а выходы первой группы второго регистра соединены с входами четвертой группы логического блока, дополнительно содержит выходной коммутатор, входы первой группы которого соединены с выходами второй группы второго регистра, входы второй и третьей группы выходного коммутатора соединены соответственно с первыми и вторыми управляющими шинами, входы пятой .и шестой групп логического блока соединены соответственно с первыми и вторыми управляющими шинами, входы четвертой группы входного коммутатора являются вторым информационным входом устройства, выходы первого регистра соединены с входами счетчика, первый и второй выходы выходного коммутатора являются соответственно 40 первым и вторым информационными выходами устройства.

На фиг.1 представлена функциональная схема предлагаемого устройства," иа фиг.2 — функциональная схема ло- 45 гического блока устройства с вторым регистром для случая, когда ЦМД-кристалл содержит три дефектных регистра хранения.

Устройство содержит блок 1 репро- 5g граммируемой памяти, первый регистр

2, счетчик 3, логический блок 4, второй регистр 5, входной коммутатор 6, выходной коммутатор 7, управляющие шины 8-10, информационные входы 11 и 55

12, информационные выходы 13 и 14, выходы первого регистра 15, выходы

16 счетчика, выходы 17 входного коммутатора, вторая группа выходов 18 регистра 5.

При этом выходы блока 1 репрограм мируемой памяти соединены с входами регистра 2, выходы 16 счетчика 3 соединены с входами первой группы логи,ческого блока 4, а входы счетчика 3 соединены с входами второй группы логического блока 4, входы третьей группы которого соединены с выходами

17 входного коммутатора б, входы первой группы которого являются первыми информационными входами 11 уст-, ройства, входы второй и третьей групп входного коммутатора б соединены соответственно с первой 8 и второй 9 управляющими шинами, выходы логического блока 4 соединены с входами первой группы регистра 5, входы второй группы которого соединены с третьей управляющей шиной 10, а выходы первой группы регистра 5 соединены с входами четвертой группы логического блока 4, входы первой группы выходного коммутатора 7 соединены с выходами 18 второй группы регистра

5, входы второй и третьей групп выходного коммутатора 7 соединены соответственно с первой 8 и второй 9 управляющими шинами, входы пятой и шестой групп логического блока 4 соединены соответственно с первой 8 и -второй 9 управляющими шинами, входы четвертой группы входного коммутатора б являются вторым информационным входом 12 устройства, выходы регистра

2 соединены с входами счетчика З,первый и второй выходы выходного коммутатора 7 являются соответственно первым 13 и вторым 14 информационными выходами устройства.

Схема (фиг.2) содержит четыре

3-триггера 19-22, схемы И-НЕ 23-43.

Выходы 16 счетчика 3 обозначены: 44, 45, 47, 49 — прямые выходы первого, второго, третьего и четвертого разрядов, а 46, 48, 50 — инверсные выходы второго, третьего и четвертого разрядов. Выходы регистра 2 обозначены: 51 — прямой, 52 — инверсный. .Устройство для переадресации информации, являющееся частью запоминающего устройства на ЦМД, работает следующим образом.

Информационная последовательность, поступающая от контролера ЦМД Зу для записи до подачи ее в доменный генератор (откуда домены по регистру ввода-вывода передаются в регистры хранения) попадает в устройство для переадресации, где разбавляется нулями в тех позициях, которые должны быть записаны в дефектные регистры хранения. В результате информацион- . ные разряды записываются только в годные регистры хранения. При считывании доменный поток, передаваемый иэ регистров хранения по регистриру ввода-вывода, после прохождения через датчик считывания снова поступает в устройство для переадресации информации, где происходит исключение нулей, соответствующих дефектным регистрам хранения.

1001177

Таким образом, на выходе ЦИД ЗУ. имеется исходная информационная поо ледовательность. Информация о годности регистров хранения поступает от блока репрограммируемой памяти.

Если ЦИД ЗУ содержит три дефектных регистра хранения, то информация о годности каждого из регистров хранения ЦИД-кристалла хранится в блоке

1 репрограммируемой памяти, а считанная из него информация поступает на регистр 2. Каждый разряд этого. регистра соответствует одному регистру хранения, причем наличие единицы в любом из разрядов означает, что сответствующий этому-разряду регистр хранения дефектен. Еслн необходиМо записать информационную последова, тельность асс de, а второй, четвертый и пятый регистры хранения дефектны, то на выходе устройства, следо- 20 вательно, должна быть получена последовательность Q 0500 cde . До начала подачи синхроимпульсов (СИ) по управляющей шине 10 первый разряд счетчика 3 устанавливается в единицу.25

;Содержимое счетчика 3 меняется в зависимости от информации, поступающей с регистра 2, так, что каждая пришедшая единица сдвигает содержимое счетчика на один разряд. Для Й дефектных 3О регистров необходим=(Й4 1) разрядный счетчик. В рассматриваемом случае четыре прямых и три инверсных (кроме первого разряда) выхода четырехразрядного счетчика Э выведены шиной

16. При подаче сигнала записи по управляющей шине 8 информационный поток ц1)СД, переданный по первому информационному входу 11, через входной коммутатор 6 по шине 17 поступает на логический блок 4. Первый СИ 4О сдвигает содержимое регистра 2 на один разряд. Поскольку содержимое . этого разряда соответствует первому регистру хранения (а он является годным), то произведенный сдвиг не из- 45 менит содержимого счетчика 3, первый разряд которого по-прежнему будет в состоянии "1", На первом такте бит CI по шине 17 поступает на элементы И-НЕ 26, 27, 5О

32, 33, 38, 39, 42, 43. Поскольку сигнал записи подан только на элементы 27, 33, 39, 43, а сигнал с выхода счетчика 3 открывает только элемент

27, то бит d через элемент И-НЕ 23 55 записывается в первый 0-триггер.19 регистра 5. Так как до начала работы устройства триггеры 20-22 находились в состоянии "0", то элементы 25, 29, .

31, 35, 37, 41 будут закрыты.и, сле- О довательно, не окажут влияния на запись информации в триггер 19.

Доменный генератор, Формирующий доменный поток в соответствии с по-, ступающей на него информационной пос у ледовательностью, начинает работать по второму СИ. На втором такте в схе-: ме происходят следующие изменения: содержимое регистра 2 сдвигается на один разряд, поскольку этот разряд соответствует второму регистру, хранения, а он дефектен, то производственный сдвиг изменяет состояние счетчика 3 и единица появляется уже на прямом выходе 45 второго разряда счетчика, что приводит к.тому, что из элементов 26, 27, 32, 33, 3$, 39, 42, 43 открыт будет только элемент 33, изменяется состояние 0-триггера 19 <

I из состояния 0 он переключается в состояние "0",поскольку на втором такте поступление на него новой информации через элемент 27 по шине 17 и через элемент 25 с триггера 20 запрещено (элемент 25 закрыт сигналом с инверсного выхода 52 регистра 2); в три1 гер 20 через элемент 33 записывается бит tl.

Таким образом, содержимое регистра 5 на втором такте составит Оо00 а бит ei по шине 18 через выходной коммутатор 7 и первому информационно-.. му выходу 13 передается к доменному генератору для записи в первый регистр хранения ЦМД-кристалла.

На третьем такте: содержимое счетчика 3 не изменяется, так как третий разряд регистра

g соответствует бездефектному регистру хранения, а следовательно, из эле- ментов 27, 33, 39, 43 открыт только элемент 33; триггер 19 нз состояния "0" пере-. ключается в состояние Q, так как сигнал с инверсного выхода 52 регистра 2 разрешает перезапись содержимого. триггера 20 через элемент 25 в триггер 19, триггер 20 из состояния Ь переходит в состояние с, запись новой информации разрешена через элементы

33 и 28.

В результате содержимое xpA repa составляет ЬСОО, а ноль .с выхода триггера 19 по шине 18 через коммутатор 7 и первому информационному выходу 13 поступает на доменный генератор для записи во второй дефектный регистр, d.е. имеется ЩфСЩ.

На.четвертом такте: содержимое счетчика 3 изменяется. и единица появляется на прямом выходе 47 третьего разряда счетчика, так как четвертый разряд регистра 2 соответствует четвертому дефектному регистру хранения, в результате информацию для записи из элементов 27, 33, 39, 43 может принять только элемент

39, триггер 19 из состояния Ь переключается в состояние "0", так как поступление разряда С запрещено сигна1001177 лом с инверсного выхода 52 регистра 2; триггер 20 не изменяет своего состояния, так как информация перезаписывается в него через элемент

29, который управляется сигналом с прямого выхода 51 регистра 2; в триггер 21 через элемент 39 и

34 о шине 17 поступает бит d

1 аким образом, после четвертого

СИ имеют ООЬ/Ocgg !

О

На пятом такте: содержимое счетчика 3 изменяется, .единица появляется на прямом выходе

45 четвертого разряда счетчика, так как пятый разряд регистра 2 соответ- 15 ствует дефектному регистру хранения, в результате для приема новой информации по шине 17 открыт только элемент 43; триггер 19 остается в состоянии 2О

"0", так как на него не поступает ни информация по шине 17 через элемент

27, ни информация с триггера 20, так как она закрыта сигналом с .инверсного выхода 52 регистра 2, 25 триггеры 20 и 21 не изменяют свое. го состояния: в триггер 20 перезаписывается Q через элемент 29, а. в триггер 21 — С через элемент 35, что разрешено сигналом с прямого выхода

51 регистра 2, в триггер 22 записывается бит 6 через элементы 43 и 40.

Таким образом, имеют 003)O/ОсдЕ

Начиная с шестого такта, регистр

Ъ начинает работать как обычный сдвиговый регистр. Связь триггеров 19-22 осуществляется через элементы 25, 31, 37, на которые подан разрешающий сигнал. Все остальные информационные разряды, следующие за О, записываются в триггер 22 по шине 17 через элементы 43 и 40.

При подаче по второй управляющей шине 9 сигнала чтения на выход 17 коммутатора 6 поступает информация по 45 второму информационному входу 12, соединенному с датчиком считывания, который принимает информацию с регистров хранения ЦМД-кристалла—

aobo0cde

До начала чтения первый разряд счетчика 3, так же, как и в случае записи, устанавливается в единицу, и производится рбращение к блоку 1 репрограммируемой памяти для передачи 55 в регистр 2 информации о состоянии регистров хранения.

При чтении информации сдвиг регистра хранения карты годности начинается по второму СИ. 60

На первом такте информационный ,разряд 0 поступает по шине 17 на элементы 26, 32, 38, 42, но так как разрешающий сигнал с прямого выхода

44 первого разряда счетчика 3 подан 65 только на элемент 42, то с через элемент 42 и 40, поступает на запись в триггер 22. Состояние триггеров 19-21 не изменяется, поскольку иеходное состояние регистра 5-0000. На втором такте происходит перезапись содержимого триггера 22 в триггер 21 через элементы 36 и 34 по разрешающему сигналу с инверсного выхода 46 второго разряда счетчика 3 (его содержимое при сдвиге регистра 2 не изменяется, так как первый разряд этого регистра соответствует первому регистру хранения, а он бездефектен). Очередной бит "0" по шине 17 записывается через элементы 43 и 40 в триггер 22.

Таким образом, в регистре 5 имеют

0000.

На третьем такте второй разряд регистра 2 меняет содержимое счетчика

3, единица появляется на прямом выходе его второго разряда, Этот сигнал рткрывает элемент 38, и пришедший по шине 17 информационный разряд из третье го ре гистра хранения ф з аписывает ся в триггер 21. Содержимое триггера 21 пере дисывается через элементы 30 и 28 по разрешающему сигналу с инверсного выхода

48 третьего разряда счетчика 3 в триггер 20. Перезапись информации из триггера 22 в триггер 21 запрещена сигналом с инверсного выхода 46 второго разряда счетчика 3. В результате к концу третьего такта в регистре имеют ОСЬ О .

На четвертом такте содержимое счетчика 3 не изменяется, так как третьему разряду регистра 2 соответствует бездефектный третий регистр хранения. Следовательно, разрешающий сигнал с прямого выхода 45 второго разряда счетчика З.открывает элемент

38, и очередной бит информационного потока "0" по шине 17 через элементы

38, 34 записывается в триггер 21.

Разрешающие сигналы с инверсных выходов 48, 50 третьего и четвертого разрядов счетчика 3 обеспечивают перезапись информации из триггеров 21 и 20 в триггерах 20 и 19 соответственно. Таким образом, в регистре 5 имеют gb OO

Начиная с пятого такта, на информационном выходе 14, соединенном с устройством управления запоминающего устройства, появляется считываемая информационная последовательность. Выход 14 через выходной коммутатор 7 соединен с выходом 18 регистра 5. Коммутация считанной информации на выход 14 происходит при подаче сигнала по второй управляющей шине 9.

На пятом такте происходит изменение содержимого счетчика 3 за счет единицы в четвертом разряде регистра

2, в результате на прямом выходе 47

1001177

10 третьего разряда счетчика 3, появляется единица которая открывает элемент 32, и очередной бит информацион ной последавательности "0" по шине

17 через элементы 32 и 28 записывается в триггер 20. Информация триггера 20 ф через элементы 24, 23 записывается по разрешающему сигналу с инверсного выхода 50 четвертого разряда счетчика 3 в триггер 19, а бит 0 по шине 18 через выходной ком- 10 мутатор 7 поступает на второй инфор- мационный выход 14. В результате содержимое регистра 5 составляетц/ЬООО

На шестом такте снова меняется содержимое счетчика 3, так как пятый 15 разряд регистра 2 соответствует пятому дефектному регистру хранения. На прямом выходе 49 четвертого разряда счетчика появляется "1", которая открывает элемент 26, и очередной бит информационной последовательности записывается:. через элементы 26 и 23 в триггер 19. Начиная с этого момента, все последующие информационные биты записываются в триггер 19, а на 25 его выходе формируется выходная информационная последовательность. В результате в устройство управления передается информационная последовательность СГ ЬСд Е .

Предлагаемое. устройство позволяет уменьшить аппаратурные затраты при трех дефектных регистрах на 25%, для десяти — на 15%. Произведя оценку аппаратурных затрат при трех дефектных регистрах хранения при реализации ,устройства-прототипа на элементах серии К155 (К133), получают два четырехразрядных счетчика (2 корпуса), два четырехразрядных регистра на

0-триггерах (4 корпуса), задержку на 40 три такта, реализованную на D-тригге рах (2 корпуса), 26 элементов 2И-НЕ, включая коммутатор (8 корпусов), два элемента ЗИ-НЕ (1 корпус), Итого 17 корпусов. Реализуя предлагаемое уст- 45 ройство на элементах той же серии, получают четырехразрядный счетчик (1 корпус), четырехразрядный триггер на 0-триггерах (2 корпуса), б элементов 2И-НЕ (для коммутаторов) (2 50 корпуса), 18 элементов ЗИ-НЕ (б корпусов), два элемента 8И-HE и один элемент 4И-НЕ (1 корпус). Итого 13 корпусов.

Как следствие уменьшения аппаратурных затрат, уменьшается потребление энергии, габариты устройства, число паяных соединений. Надежность устройства повышается, стоимость уменьшает ся .

Формула изобретения

Устройство для переадресации информации, содержащее блок репрограммируемой памяти, выходы которого соединены с входами первого регистра, счетчика, выходы которого соединены с входами первой группы логического

Ьлока, а входы счетчика соединены с входами второй группы логи;еского блока, входы третьей группы которого соединены с выходами входного коммута:тора, входы первой группы которого являются первыми информационными входами устройства, входы второй и третьей групп входного коммутатора соединены соответственно с первой и второй управ- ляющими шинами,.выходы логического блока соединенй с входами первой группы второго регистра, входы второй группы которого соединены с третьей управляющей шиной, а выходы первой группы второго регистра соединены с входами четвертой группы логического блока, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит выходной коммутатор, входы первой группы которого соединены с выходами второй группы второго регистра, входы второй и третьей группы выходного коммутатора соединены соответственно с первыми и вторыми управляющими шинами, входы пятой и шестой групп логического блока соединены соответственно с первыми и вторыми управляющими шинами, входы четвертой группы входного коммутатора являются вторым информационным входом устройства, выходы первого регистра соединены с входами счетчика, первый и второй выходы выходного комГ татора являются соответственно перым и вторым информационными выходами у строй ств а.

Источники информации, принятые во внимание при экспертизе

1. Патент США 9 3921156, кл. 340-174 TF опублик. 1975. ,2. Патент США Р 4073012, кл. 365-1, опублик. 1978 (прототип), 1001177

1001177

Составитель Г.Бородин

Редактор A.Ворович Техред Т,Маточка .. Корректор В.БУтяга

Заказ 1406/60 Тираж 592 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5 филиал ППП "Патент", г.ужгород, Ул. Проектная, 4