Многофазный импульсный стабилизатор

 

МНОГОФАЗНЫЙ ИМПУЛЬСНЫЙ СТАБИЛИЗАТОР , содержащий силовой узел, выполненный в виде N параллельно включенных преобразовательных ячеек входами подключенный к входным, а выходами - к выходным клеммам, и блок управления, включающий в себя генератор синхроимпульсов, формирователь импульсов синхронизации широтно-импульсного модулятора, N-разрядный регистр сдвига, источник опорного напряжения, узел сравнения, широтно-импульсный модулятор и клеммы для подключения блока вспомогательного напряжения, при этом один из входов узла сравнения подключен к выходным клеммам, а другой соединен с выходом источника опорного напряжения, выход схемы сравнения подсоединен к первому входу циротноимпульсного модулятора, второй вход которого подключен к выходу формирователя импульсов синхронизации цнротно-импульсного модулятора, выходом подключенного к информационному входу N-разрядного регистра сдвига, отличающийся тем, что, что, с целью повышения надежности с одновременным уменьшением массы и объема, в него введены два формярователя тактовых импульсов, два формирователя строб-импульсов, универсальный Ы-разрядный регистр, N триггеров управления и N логических элементов И-НЕ, причем выход первого формирователя тактовых импульсов подключен к входу первого формирователя строб-импульсов, входу формирователя импульсов синхронизации широтно-импульсного модулятора и входу синхронизации N-разрядного регистра сдвига, выход первого формирователя строб-импульсов подключен к общей точке соединения входов логических элементов И-НЕ, вторые вхо (Л ды которых подключены к соответствуЮ1дам входам N-разрядного регистра сдвига, а выходы логических элементов И-НЕ подсоединены к входам соответствующих триггеров управления, выход широтно-импульсного модулятора соединен с входом второго формирователя строб-импульсов, выходом подключенного к входу выбора режима со приема информации, информационному входу последовательного приема инфорj:: мации и входу синхронизации режима параллельного приема информации универсального N-разрядного регистра СО а также к входу установки в О второго формирователя тактовых импульсов , выход которого подключен к входу синхронизации режима последовательного приема информации универсального N-разрядного регистра, входы обоих формирователей тактовых импульсов подсоединены к выходу генератора синхроимпульсов, каждый выход универсального N-разрядного регистра подключен к входу синхронизации соответствующего триггера управления, выход которого соединен, с входом управления соответствующей

И9) (11) СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

3(51) G 05 F 1/5

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3394059/24 — 07 (22) 17.02.82 (46) 23.05.83. Бюл. 9 19 (72) А.Ф. Кадацкий и В.Ф. Яковлев (71) Куйбышевский ордена Трудового

Красного Знамени политехнический институт им. В.В. Куйбышева (53) 621.316.722.1(088.8) (56) 1. Шуваев Ю.Н., Виленкин А.Г.

Многофазные импульсные стабилизаторы

В кн.: Электронная техника в автоматике. М., Советское рад о, вып. 9, 1977, с. 71, рис. 1.

2. Юрченко А.Н., Шувалов 10.Н., Основные структурные схемы управления многофазных импульсных стабилизаторов и преобразователей.-Вопросы радиоэлектротехники. Сер. Общетехническая, вып.2, 1981, с. 127, рис. 6. (54 ) (57 ) МНОГОФАЗНЫЯ ИМ УЛЬСНЬ)Й СТАБИЛИЗАТОР, содержащий силовой узел, выполненный в виде N параллельно включенных преобразовательных ячеек входами подключенный к входным, а выходами — к выходным клеммам, и блок управления, включающий в себя генератор синхроимпульсов, формирователь импульсов синхронизации широтно-импульсного модулятора, N-разрядный регистр сдвига, источник опорного напряжения, узел сравнения, широтно-импульсный модулятор и клеммы для подключения блока вспомогательного напряжения, при этом один из входов узла сравнения подключен к выходным клеммам, а другой соеди" нен с выходом источника опорного напряжения, выход схемы сравнения подсоединен к первому входу широтноимпульсного модулятора, второй вход которого подключен к выходу формирователя импульсов синхронизации широтно-импульсного модулятора, выходом подключенного к информационному входу N-разрядного регистра сдвига, отличающийся тем, что, что, с целью повышения на дежности с одновременным уменьшением массы и объема, в него введены два форж рователя тактовых импульсов, два формирователя строб-импульсов, универсальный N-разрядный регистр, N триггеров управления и N логических элементов И-НЕ, причем выход первого формирователя тактовых импульсов подключен к входу первого формирователя строб-импульсов, входу формирователя импульсов синхронизации широтно-импульсного модулятора и входу синхронизации N-разрядного регистра сдвига, выход первого формирователя строб-импульсов подключен Ф

CO к общей точке соединения входов логических элементов И-НЕ, вторые входы которых подключены к соответствующим входам N-раз рядно го регистра С сдвига, а выходы логических элементов И-НЕ подсоединены к входам соот- а ветствующих триггеров управления, выход широтно-импульсного модулятора соединен с входом второго формиро. вателя строб-импульсов, выходом подключенного к входу выбора режима приеМа информации, информационному входу последовательного приема информации и входу синхронизации режима параллельного приема информации универсального N-разрядного регистра а также к входу установки в 0 второго формирователя тактовых импульсов, выход которого подключен. к входу синхронизации режима последовательного приема информации уни- а, версального N-разрядного регистра, входы обоих формирователей тактовых импульсов подсоединены к выходу генератора синхроимпульсов, каждый выход универсального N-разрядного регистра подключен к входу синхронизации соответствующего триггера управления, выход которого соединен с входом управления соответствующей

1019 113 преобразонательной ячейки силового узла, вход первого разряда универсального N-разрядного регистра и

D-вход каждого из N триггеров упранлени я подсоединены к положи тельной клемме для подключения блока вспомоИзобретение относится к =,ëåêòðîтехнике и может быть использовано в качестве источника вторичного электропитания электротехнической и радиоэлектронной аппаратуры различного 5 назначения.

Известен многофазный импульсный стабилизатор, содержащий N силовых преобразовательных ячеек, входами подключенных к входным, а выходами - 10 к выходным клеммам, Х ии ротно-импульсных модуляторов, выходами подсоединенных к выходам упранления соответствующих силовых преобразо— нательных ячеек, первыми вхсдами соединенных с соответствующими выходами многофаэного задающего генератора, а вторыми входами подключенных к выходу усилителя постояHHQ го тока, входом подсоединенного к выходу блока сравнения, первый вход

20 которого подключен к выходным клем— мам, а второй вход к выходу источни ка опорного напряжения (1 ).

Недостатком данного устройства является критичность к технологическому разбросу параметров элементов и температурным изменениям, приводящим к неравномерному распределению токов между параллельно работающими силовыми преобразоэательными ячей— ками, что вызывает падение надежности и увеличение ма сы и объема из-за необходимости завышения устанонленной мощности используемых элементов.

Наиболее близким к и зоб ре тению является силовой узел, выполненный из N параллельно включенных .-:реобразовательных я.реек, входами подключен-. ный к дходным, а выходами — к выходным клеммам, и блок управления, 40 включающий в себя генератор =инхроимпульсов, формирователь импульсов синхронизации широтно-импульсного модулятора, N-разрядный регистр сдвига, источник опорного напряжения, узел сравнения, широтно-импульсный модулятор и клеммы для подключения блока вспомогательных напряжений, при этом один из выводон узла сравнения подключен к выходным клеммам, а другой соединен с выходом ;:источника опорного напряжения, выход схе. мы сравнения подсоединен к первому гательного напряжения, а остальные

N — 1 входы старших разрядов универсального И-раз рядного регистра подсоединены к отрицательной клемме для подключения блока вспомогательно-,о напряжения. входу широтно-импульсного модулятора,. второй вход которого подключен к выходу формирователя импульсон синхронизации широтно-импульсного модулятора, выходом подключенного к информационному входу N-разрядного регистра сдвига (2 1.

Недостатками данного технического решения являются пониженная надежудельно-массовые казатели, так как увеличение равномерности распределения токов между параллельно работающими преобразовательными ячейками силового узла требует значительного усложнения блока управления и может быть достигнуто при увеличении числа М преобразовательных ячеек.

Целью изобретения является повышение надежности с одновременным

y PrtH aP i#PM маccbl Y. объема фазного имп стабилизатора.

Поставленная цель достигается тем, что в многофазный стабилизатор, содержащий силовой узел, выполненный н видс N параллельно включенных преобразовательных ячеек, входами подключенных к входным, а выходами к выходным клеммам, и блок управления, вклю ающий в себя генератор синхроимпу..tbсов, формирователь импульсов синхоонизации широтно-импульсного модулятора,. N-разрядный регистр сдвига, источник опорного напряжения, узел сравнения, широтно-импульсный модулятор и клеммы для подключения блока вспомогательных напряжений, при этом один из входов узла сранне ния подключен к выходным клеммам, а другой соединен с ныходом источника опорного напряжения, выход схемы равнения подключен к первому входу широтно-импульсного модулятора, второй вход которого подключен к выходу формирователя импульсон синхронизации широтно-импульсного модулятора, выходом подключенного к информационному входу N-разрядного регистра сдвига, введены два формирователя тактовых импульсов, два формирователя строб-импульсов, уни- версальный N-разрядный регистр, N-триггеров управления и N логических элементов И-НЕ, причем, выход

1019413 первого формирователя тактовых импульсов подключен к входу первого формирователя строб-импульсов, входу формирователя импульсов синхронизации широтно-импульсного модулятора и входу синхронизации N-разрядного регистра сдвига, выход первого формирователя строб-импульсов подклюЧен к общей точке соединения первых входов логических элементов

И-НЕ, вторые входы которых подключены к соответствующим выходам N-разрядного регистра сдвига, а выходы логических элементов И-НЕ подсоединены к входам соответствующих триггеров управления, выход широтно-им- 15 пульсного модулятора соединен с входом второго формирователя стробимпульсов, выходом подключенного к входу выбора режима приема информации, информационному входу последовательного приема информации и входу синхронизации режима параллельного приема информации универсального(N-разрядного регистра, а также к входу установки в 0 второго формирователя тактовых импульсов, выход которого подключен к входу синхронизации режима последовательного приема информации универсального N-разрядного регистра, входы обоих формирователей тактовых импуЛьсов подсоединены к выходу генератора синхроимпульсов, каждый выход универсального N-разрядного регистра подключен к входу синхронизации соответствующего триггера управления, выход которого соединен с входом управления соответствующей преобразовательной ячейки силового узла, вход первого разряда универсального N-разрядного регистра 40 и D-вход каждого из N триггеров управления подсоединены к положительной клемме для подключения блока вспомогательного напряжения, а остальные N — 1 входы старших разрядов 45 универсального N-разрядного регистра подсоеди нены к отрицательной клемме для подключения блока вспомогательного напряжения.

На фиг. 1 приведена схема многофазного импульсного стабилизатора; на фиг. 2 — эпюры напряжения, поясняющие его работу.

Многофазный импульсный стабилизатор содержит источник 1 питания, подключенный к силовым преобразовательным ячейкам 2, выходные цепи которых подключены к нагрузке 3 параллельно или последовательно, блок 4 управления. Блок управления содержит генератор 5 синхроимпульсов, первый 6О б и второй 7 формирователи тактовых импульсов, первый 8 9 форми. рователи строб-импульсов, формирователь 10 импульсов синхронизации широ.ко-импульсного модулятора 11, 65 универсальный N-разрядный регистр

12, N-разрядный регистр 13 сдвига, источник 14 опорного напряжения, схему 15 сравнения, логических элементов 16, N триггеров 17 управления, блок 18 вспомогательных напряжений блока управления.

Источник 1 питания и силовые преобразователи ячейки, 2 имеют две общие шины.

Генератор 5 синхроимпульсов выходом соединен с формирователями б и 7 тактовых импульсов. Выход первого формирователя б тактовых импульсов подключен к формирователю

10 импульсов синхронизации, к перво. му формирователю 8 строб-импульсов, входу синхронизации N-разрядного регистра 13 сдвига. Один из входов широтно-импульсного модулятора 11 подключен к выходу формирователя 10 импульсов синхронизации, а другой к выходу схемы 15 сравнения, один из входов которой подключен к источ. нику 14 опоркого напряжения, а другой — к нагрузке 3. Выход широтноимпульсного модулятора 11 подключен к входу второго формирователя 9 строб-импульсов и к информационному входу N-разрядного регистра 13 сдвиra. Выход второго формирователя

9 строб-импульсов подключен к входу

Ч выбора режима приема информации универсального N-разрядного регист— ра 12, его входу С> синхрокизации режима параллельного приема информации и к информационкому входу Vg последовательного приема информации, а также к входу установки в 0 второго формирователя 7 тактовых импульсов. Выход формирователя 7 подключен к входу С синхронизации

1 режима последовательного приема информации универсального N-разрядного регистра 12. Вход первого разряда универсального N-разрядного регистра

12 подключен непосредственно или через резистор к плюсовой клемме блока 19 вспомогательного напряжения блока управления, остальные (N — 1) входы, с второго по N-й подключены к импульсной клемме блока 18 вспомогательного напряжения.

Выходы первого, второго,..., N-го разрядов регистра 12 подключены к входам синхронизации соответственно первого, второго,..., N-го триггеров

17, а выходы первого, второго,..., N-го разрядов регистра 13 подключены к входам соответственно первого, второго,..., N-ro логического элемента И-HE 16, другие входы которых подключены к выходу формирователя 8 -строб-импульсов, Выход первого, второго, ..., N-ro логического элемента

И-НЕ 16 подключен соответственно к входу R первого, второго, ..., N-го триггера 17 управления, выходы ко1019413 вень напряжения. По фронту 1/О этого сигнала формирователь 9 обеспечивает короткий строб-импульс (эпюра ж, фиг. 2), который высоким уровнем устанавливает формирователь {счетчик) 7 по входу в 0 и регистр

12 по входу V2 - в режим параллельного пРи ема информации . Так как вход первого разряда подключен к плюсовой шине блока 18 вспомогательного напряжения, а выходы с второго по

N-й разряд подключены к минусовой шине блока 18, то в момент 1/О строб-импульса обеспечивается запись высокого уровня в первый разряд регистра 12 и низкого уровня в разря- 15 ды с второго по N-й. После окончания строб-импульса формирователь (счетчик) 7 обеспечивает импульсы с периодом ТП, начиная с на входе С сйнхронизации регистра

12, перешедшего в режим последовательного приема информации (по информационному входу V ). Записанный в момент времени 1 = t высокий уровень сохранится на выходе перво го разряда регистра. 12 на интервале времени t (t (+Тп (эпюра и, фиг. 2) . В момент времени t = t +T< совпадающий с фронтом 1/О, поступающим с выхода формирователя 7 на вход С синхронизации регистра 12 тактовых импульсов {эпюра з, фиг. 2), произойдет запись низкого уровня в первый разряд (эпюра и, фиг. 2) регистра 12. Так как на входе V „ присутствует низкий уровень (эпюра ж, фиг.. 2) и запись высокого уровня во второй разряд (эпюра к, фиг.2), то у регистра 12 появится высокий уровень напряжения б с длительностью, равной T ä, на выходе первого разряда 4О в момент времени t = t, на выходе второго разряда в момент времени — 1 „ + T>, на выходе N-ro разряда в момент времени t = t +(N — 1) Т .

Так как выходные цепи регистра 12 подключены к входу С синхронизации триггера 17 управления, то в указанные моменты времени фронтом О/1 происходит переключение триггеров 17 управления (по входу D присутствует высокий уровень). Формирователи (счетчики) б и 7 имеют одинаковую разрядность. Это обеспечивает формирование ими тактовых импульсов с равным периодом Т, но со сдвигом по фазе, так как начальное состояние формирователя (счетчика) 7 синхрони зируется в момент времени t = t, В результате на выходе триггеров 17 управления получаем широтно-модулированные импульсы (эпюры и, о, п, фиг. 2) равные по длительности сигналу на выходе широтно-импульсного модулятора 11. Их сдвиг во времени на величину Тд обеспечивает сдвиг по времени электрических процессов в силовых преобразовательных ячейках

2. Далее процессы повторяются аналогично описанному.

Использование изобретения позволяет повысить надежность, стабиль.i-s ность выходного напряжения, уменьиыть массу и объем электротехнических и радиоэлектронных устройств, в которых используются стабилизированные преобразователи электрической энергии, так как автоматическое обеспечение равенства коммутируемых мощностей и равномерного временного сдвига электрическими процессами в силовых преобразовательных ячейках снижает недогрузку одних и перегрузку других элементов стабилизатора.

1019413

-Я е 1 (bud no i, Л л (Фиг 2

ВНИИПИ Заказ 3703/42 Тираж 874 Подписное

Филиал ППП "Патент", г. Ужгород, ул,Проектная,4