Управляемый арифметический модуль

 

(19) (11) СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

Ц51) G 06 F 7/38

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ четвертым входом второго элемента

ИЛИ, четвертый выход управляемого арифметического модуля соединен с прямым выходом основного триггера, отличающийся тем, что, с целью расширения функциональных возможностей за счет увеличения чисГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21 ) 3508127/18-24 (22) 29.10.82 (46) 23.12.83. Еюл. Р 47 (72) Г.С.Цирамуа и Л.Ш.Имнаишвили (71) Грузинский ордена Ленина,и ордена Трудового Красного Знамени политехнический институт им. В.И. Ленина (53) 681.325(088 ° 8) (56 ) 1. Авторское свидетельство. СССР

Р 265565, кл. G 06 F 7/38, 1970.

2. Авторское свидетельство СССР . Р 832553, кл. G 06 F 7/38, 1979 (прототип). (54)(57) УПРАВЛЯЕМЫИ АРИФМЕТИЧЕСКИЙ

МОДУЛЬ, содержащий основной и дополнительный триггеры, одиннадцать элементов И, .четыре элемента ИЛИ, причем выходы первого, второго, третьего и четвертого элементов И соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с единичным входом основного триггера, выходы пятого, шестого и седьмого элемейтов И соединены соответственно с первьм, вторым и третьим входами второго элемента ИЛИ, выход которого подключен к нулевому входу основного триггера, прямой выход которого соединен с первым входом восьмого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу девятого элемента И, первые входы первого, четвертого, третьего и десятого элементов И соединены соответственно с первым, вторым, третьим и четвертым управлявшими входами. управляемого арифметического модуля, вторые входы первого, третьего и четвертого элементов И подключены соответственно к первому, второму и третьему информационным входам управляемого арифметического модуля, первые входы пятого и шестого элементов И соединены соответ,ственно с вторым и третьим управляющими входами управляемого арифметического модуля, второй вход десятого элемента И соединен с первым информационным входом управляемого арифметического модуля, первый вход второго элемента И соединен с первым входом седьмого элемента И, вторые входы второго элемента И и седьмого элемента И подключены соответственно к первому и второму выходам управляемого арифметического модуля, а также соответственно к инверсному и прямому выходам дополнительного триггера, единичный вход которого подключен к выходу третьего элемента ИЛИ, а нулевой вход подключен к выходу четвертого элемента ИЛИ, пятый управляющий вход управляемого арифметического модуля соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом одиннад, цатого элемента И, первый вход которого соединен с инверсным выходом основного триггера и третьим выходом управляемого арифметического мо.дуля, четвертый информационный вход которого соединен с первым входом девятого элемента И, второй вход которого подключен к шестому управляющему входу управляемого арифметического модуля, пятый и шестой информационные входы которого соединены с вторыми входами соответственно пятого и шестого элементов И, седьмой управляющий вход управляемого арифметического модуля соединен с

1062688 ла выполняемых операций и упрощения -управляемого арифметического модула, первый вход седьмого элемента И соединен с выходом десятого элемента И, вторые входы восьмого и одиннадцатого элементов И соединеИзобретение относится к вычислительной технике и предназначено для реализации узлов и устройств цифровых вычислительных машин методами интегральной технологии со средним и большим уровнями интеграции.

Известен управляемый арифметический модуль, содержащий триггер,пер,вый управляемый логический блок, который содержит двенадцать элементов И, четыре элемента ИЛИ, четыре элемента HE второй управляемый логический блок, который содержит четыре элемента И и один элемент

ИЛИ (1j .

Недостатком данного управляемого арифметического модуля являются ограниченные функциональные возможности, поэтому невозможно его использование для реализации нерегуустройств цифровой а НспН- 20 тельной машины. Кроме того, значительна сложность данного управляемого арифметического модуля.

Наиболее близким техническим решением к изобретению является управляемый арифметический модуль, содержащий основной и дополнительный триггеры, тринадцать элементов

И и семь элементов ИЛИ, причем выходы первого, второго, третьего и четвертого элементов Й соединены с соответствующими входами первого элемента ИЛИ„ выход которого соединен с единичным входом основного триггера, выходы пятого, шестого и седьмого элементов И соединены соот ветственно с первым, вторым и третьим входами второго элемента ИЛИ, выход которого подключен к нулевому входу основного триггера, прямой 40 выход которого соединен с первым входом восьмого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу девято-. 45 го элемента И, первые входы первого, четвертого, третьего и десятого элементов И соединены соответственно с первым,.вторым, третьим и четвертым управляющими входами упРавляемого арифметического модуля, вторые входы первого„ третьего и четвер. ны соответственно с девятым и восьмым управляющими входами управляемого арифметического модуля, пятый и шестой выходы которого соединены соответственно с выходами седьмого и второго элементов И. того элементов И подключены соответственно к первому, второму и третьему информационным входам управляемого арифметического модуля, первые

Входы пятого и шестого элементов И соединены соответственно с вторым и третьим управляющими входами управляемого арифметического модуля, второй вход десятого элемента И соединен с первым информационным входом управляемого арифметического модуля, первые входы. второго и седьмого элементов И подключены к выходу четвертого элемента ИЛИ, первый и второй входы которого подключены к выходам соответственно десятого и одиннадцатого элементов И, вторые входы второго и седьмого элементов И подключены соответственно к первому и второму выходам управляемоуо арифметического модуля, а также соответственно к инверсному и прямому выходам дополнительного триггера, единичный вход которого . подключен к выходу третьего элемента ИЛИ, а нулевой вход подключен к выходу пятого элемента ИЛИ, пятый управляющий вход управляемого арифметического модуля соединен с первым входом пятого элемента ИЛИ, второй вход которого соединен с выходом двенадцатого элемента И, первый вход которого соединен с инверсным выходом основного триггера и третьим выходом управляемого арифметического модуля, второй вход двенадцатого элемента И соединен с выходом шестого элемента ИЛИ, первый вход которого соединен с шестым управляющим входом управляемого арифметического модуля и первым Входом седьмого элемента ИЛИ, седьмой и восьмой управляющие входы управляемого арифметического модуля подключены к вторым входам соответственно шестого и седьмого элементов ИЛИ,третьи входы которых соединены с выходом тринадцатого элемента И, первый вход которого соединен с девятым управляющим входом управляемого арифметического модуля и с первым входом одиннадцатого элемента И, второй вход которого соединен с вторым ин1062688 формационным входом управляемого арифметического модуля, четвертый информационный вход которого соединен с первым входом девятого элемента И, второй вход которого подключен к десятому управляющему входу управляемого арифметического модуля, пятый,и шестой информационные входы которого соединены с вторыми входами соответственно пятого и шесто.го элементов И, второй вход шестого элемента И соединен с вторым входом тринадцатого элемента И, одинннадцатый управляющий вход управляемого арифметического модуля соединен с четвертым входом второго элемента

ИЛИ, четвертый выход управляемого арифметического модуля соединен с прямым выходом основного триггера (2g

Недостатками известного управляемого арифметического модуля являются сложность и ограниченные функциональные возможности.

Целью изобретения является расширение функциональных воэможностей за свет увеличения числа выполняемых операций и упрощение модуля.

Поставленная цель достигается тем, что управляемый арифметический модуль, содержащий основной и дополнительные триггеры, одиннадцать элементов И, четыре элемента ИЛИ, причем выходы первого, второго, третьего и четвертого элементов И соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с единичным входом основного триггера, выход пятого, шестого и седьмого элементов И соединены соответственно с первым, вторым и третьим входами второго элемента

ИЛИ, выход которого подключен к нулевому входу основного триггера, прямой выход которого соединен с первым входом восьмого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу девятого элемента И, первые входы первого, четвертого, третьего и десятого элементов И соединены соответственно с первым, вторым, третьим и четвертым управляющими входами управляемого арифметического модуля, вторые входы первого, третьего и четвертого элементов И подключены соответственно к первому, второму и третьему информационным входам управляемого арифметического модуля, первые входы пятого и шестого элементов И соединены соответственно с вторым и третьим управляющими входами управляемого арифметического модуля, второй вход десятого элемента И соединен с пер.вым информационным входом управляе мого арифметического модуля, первый. метического модуля соединен с прямым выходом основного триггера, дополнительно первый вход седьмого элемента И соединен с выходом десятого элемента И, вторые входы восьмого и одиннадцатого элементов И соединены соответственно с девятым и восьмым управляющими входами управляемого арифметического модуля, пятый и шестой выходы которого сое35

40 динены соответственно с выходами седьмого и второго элементов И.

На чертеже представлена схема предлагаемого управляемого арифметического модуля.

Управляемый арифметический модуль содержит основной 1 и дополнительный 2 триггеры, одиннадцать элементов И 3 — 13, четыре элемента

ИЛИ 14 — 17, управляюцие входы 18 .26, информационные входы 27 — 32, выходы 33 — 38.

55

На управляюцие и информационные входы управляемого арифметического модуля подаются следующие сигналы:

Ч вЂ” Ч вЂ” управляющие сигналы (уп9 равляющие входы 18 — 26 соответственно);

X — 1-й — разряд кода Х (первый

1 информационный вход 27) l

Q + 1- содержимое соседнего старшего разряда (второй . информационный вход 28 ;

65 вход второго. элемента И соединен с первым входом седьмого элемента И, вторые входы второго элемента И и седьмого элемента И подключены соответственно к первому и второму вы5 ходам управляемого арифметического модуля, а также соответственно к инверсному и прямому выходам дополнительного триггера, единичный вход которого подключен к выходу третье10 ro элемента ИЛИ, а нулевой вход подключен к выходу четвертого элемента ИЛИ, пятый управляющий вход управляемого арифметического модуля соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом одиннадцатого элемента И, первый вход которого соединен с инверсным выходом основного триггера и третьим выходом уп20 paazsreMoro арифметического Mogyzsr четвертый информационный вход которого соединен с первым входом девятого элемента И, второй вход которого подключен к шестому управляющему входу управляемого арифметического модуля, пятый и шестой информационные входы которого соединены с вторыми входами соответственно пятого и шестого элементов И, седьмой управляющий вход управляемого арифметического модуля соединен с четвертым входом второго элемента ИЛИ, четвертый выход управл емого ариф1062688

Q,- 1- содержимое соседнего млад» шего разряда (третий информационный вход .29);

Y - -й — разряд кода g,(четвер1 тый информационный вход

30); (, -1 - содержимое соседнего младшего разряда (пятый информационный вход 31);

Я;+1 — содержимое соседнего стар-40 шего разряда (шестой информационный вход 32), Сигналы V, -Ч обеспечивают выполнение следующих операций:

Ч,(вход 18) - прием операнда Х; в основной триггер 1 и логическое сложение;

Ч (вход 19) - opaHr в сторону стар-, ших разрядов;

М (вход 20) — сдвиг в сторону млад-20 ших разрядов;

Ч (вход 21) - сложение пово32;

Ч (вход 22) — установка на нуль дополнительного триггера 2; 25

Ч (вход 23) - прием операнда У в дополнительный .триггер 2;

Ч (вход 24) — установка на нуль

7 основного триггера 1;3Q

Ч (вход 25} - коньюнкция содержимых основного 1 и дополнительного 2 триггеров;

Ч (вход 26) — диэъюнкция содержи9 мых основного 1 и дополнительного 2 триггеров, С помощью управляемого арифметического модуля реализуются все 16 4О функций булевой алгебры двух переменных, некоторые функции трех и четырех переменных, функция двух самостоятельных регистров, функция двуступенчатого регистра, функция преобразования параллельного кода в последовательный и наоборот, функция реверсивного регистра сдвига числа, функция двоичного суммирующего или вычитающего счетчика, функция циклического реверсивного регист-50 ра сдвига, функция распространения единицы, нуля и др.

Используя два и более управляемых арифметических модулей, можно реализовать и более сложные функции, 55 в частности, функции параллельного сумматора как с последовательным, так и со сквозным переносом, функции схем контроля, функции сравнения кодов, функции дешифратора, шиф-" 60 ратора, коммутатора каналов, функции преобразования кода Грея в дво" ичный и наоборот, и др.

С помощью предлагаемого управляемого арифметического модуля реали- 65 зуются как сингулярные булевые функ ции и функции двух переменных, так и некоторые функции трех, четырех и более. переменных.

С целью иллюстрации реализации логических функций на управляемом арифметическом модуле приведено описание функционирования модуля при реализации отдельных функций.

Функция поразрядной конъюнкции двух двоичных чисел выполняется следующим образом.

Операнд У подается íà четвертый информационный вход 30, и сигналом

Ч (вход 23) через девятый элемент

И 11 и третий элемент ИЛИ 16 заносится в дополнительный триггер 2.

Операнд Х, подается на первый информационный вход 27, и сигналом V (вход 18) через первый элемент И 3 и первый элемент ИЛИ 14 заносится в основной триггер 1. Предварительно основной 1 и дополнительный 2 триггеры соответственно сигналами V7 (вход 24) и Ч (вход 22) устанавливаются в нулевое состояние. Для осуществления операции конъюнкции подается сигнал VS (o ») и содержимое основного триггера 1.с инверсного выхода через элементы И 13 и

ИЛИ 17 переписывается в дополнительный триггер 2. В результате в дополнительном триггере 2 (выход 34) устанавливается логическое произведение.

Последовательность выполнения функции поразрядной дизъюнкции аналогична предыдущему, но вместо сигнала Vg (вход 25) следует подать сигнал Ч (вход 26} .

Функция поразрядной дизъюнкции реализуется также при подаче управляющих сигналов Ч (вход 18) и Vg (вход 23) . Прямые коды Х и У подаются на первый 27 и четвертый 30 информационные входы, и через элементы И 3, ИЛИ 14, И 11 и ИЛИ 16 подаются на прямые входы основного

1 и дополнительного 2 триггеров. В результате в основном триггере 1 получаем сумму Х, V X а в дополнительном триггере 2 — У, Ч У„, где

Х, и У, — содержимое основного 1 и дополнительного 2 триггеров, т.е. третий и четвертый переменные. Далее можно получить 1,Х; Ч Х )v (У ч У;) или(Х„V X, )g (У Ч У )

Фуйкция сложейия по вр ) 2 двух двоичных операндов Х и У„ выполняется следующим образом.

Сигналами Ч (вход 24) и (вход 22) основной 1 и дополнительный 2 триггеры устанавливаются в нулевое состояние. Сигналом V4 (вход 21) операнд Х; от первого информационного входа 27 через десятый элемент И 12 подается на первые входы второго 4

106 2688 и седьмого 9 элементов И, в результате чего в основном триггере 1 устанавливается сумма X @ 0 (0+ сложение по шов 2) . Сигналом М вход

25) 8 Ч (вход 26) содержимое основного триггера 1 переписывается в дополнительный триггер 2. Повторно подается сигнал Ч4 (вход 21), и второй операнд У, подаваемый с первого информационного входа 27, пройдя элементы И 12 и И 4 (или И 9), в

° основном триггере 1 устанавливает сумму Х 0 У„ . Результат выдается на четвертом выходе 36 управляемогс арифметического модуля.

Для реализации функций Пирса, Шеффера и эквивалентности производится дизъюнкция, конъюнкция и сложение по щей 2 соответственно, и результаты устанавливаются на инверсных выходах основного 1 (третий выходы модуля, выход 35) и дополнительного 2 (первый выход модуля, выход 33) триггеров.

Функция сдвига в сторону младших разрядов осуществляется за два полутакта. В первом полутакте сигналом Vq (вход 20} парафазный код содержимого дополнительного триггера 2 (g j(Qg„() (t 11 Го pBSpBда через второй (вход 28) и шестой (вход 32) информационные входы и через третий 5 и шестой 8 элементы

И переписывается в основной триггер

1 1-го разряда. Перепись из основного триггера 1 в дополнительный триггер 2 осуществляется сигналом

Чц (вход 25) 8 Ч9 (вход 26), Функция сдвига в сторону. старших разрядов осуществляется аналогично предыдущему за два полутакта.

Сигналом U<(вход 19) парафаэный код содержимого дополнительного триггера 2 (i+ 1) -го разряда подается на третий (вход 29) и пятый (вход 31) информационные входы { -го разряда. Открывается четвертый элемент И 6 или пятый элемент И 7 и возбуждается соответствующий вход основного триггера 1 i -ro разряда.

Перепись в дополнительный триггер 2 осуществляется сигналом У (вход 25)

4 Ч (вход 29) .

Счетчик работает, как обычный двухтактный суммирующий двоичный счетчик с последовательным переносом

Для создания структуры многоразрядного двоичного счетчика пятый выход 37 i -ro управляемого арифметического модуля соединяется с первым информационным входом 27 (i + Ц -ro управляемого арифметического модуля.

Двоичный счет осуществляется после установки основного 1 и дополнительного 2 триггеров в нулевое состояние сигналами z.(âõoä 24)и Ч (вход 22) . Импульсы счета поступают на первый информационный вход 27 управляемого арифметического модуля первого разряда счетчика.

До начала счета на четвертые управляющие входы 21.подается низкий уровень синхроимпульса, а на восьмые 25 и девятые 26 управляющие входы — высокий уровень. При подаче первого импульса счета на первый информационный вход 27 младшего раэ10 ряда счетчика одновременно на четвертые управляющие входы 21 поступает высокий уровень синхроимпульса, который через десятый 12 и второй 4 логические элементы И переводит ос35 новной триггер 1 первого разряда счетчика из состояния "0" в состояние "1". 3а второй полупериод синхроимпульса, который подается на восьмые 25 и девятые 26 управляющие входы, дополнительный триггер 2 переходит из состояния "0" в состояние

"1". После подачи второго импульса счета и первого полупериода синхроимпульса основной триггер 1 первого разряда счетчика переходит в состояние "0". Одновременно с пятого выхода 37 управляемого арифметического модуля первого разряда счетчика высокий уровень сигнала подается на первый информационный вход 27 управляемого арифметического модуля, второго разряда счетчика и переводит основной триггер 1 второго разряда в состояние "1" и т.д.

Благодаря введенному в модуле шестому выходу 38, управляемый арифметический модуль работает в режиме двоичного вычитающего счетчика.

Каждый разряд двоичного h -разрядного сумматора синтезируется на основе двух управляемых арифметических модулей M M . Для этой цели требуется производить следующие соединения входов и выходов модулей: второй выход 34 i -го (i = 1, 2...,, 1) управляемого арифметического модуля

М> соединяется с первым информационным входом 27 1 -ro модуля M+, пятый выход 37 j -го t = 1 Д ..., " - 1) модуля М соединяется с первым информационным входом 27 (j+ 1) -го модуля М . Сумматор работает по тактам.

Количество тактов зависит от количества разрядов сумматора и определяется по формуле

hl = 3 (л+ 1) Используя один управляемый арифметический модуль в качестве разряда операционного устройства, возможно осуществить 76 различных арифметических и логических функций. При использовании в качестве разряда операционных устройств двух и более управляемых арифметических модулей

1062688

L ф 7У 20 21 22 25 24 25 26 27 28 2Ó 50

Составитель А.Клюев

Редактор T.Кугрышева Техред Л.Микеш Корректор В. Гирняк

Заказ 10218/49 Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская Ha6., д. 4/5

Филиал ППП "Патент", r. ужгород, ул. Проектная, 4 количество реализуемых функций возрастает до 86.

Технический эффект предлагаемого изобретения заключается в значитель-, ном упрощении модуля. В модуль введены новые связи, что исключает ряд логических элементов. Сложность предлагаемого модуля по Квайну равно 42, известного — 58. Кроме того, с помощью предлагаемого модуля можно выполнить 86 (c помощью известного — 39) равных логических, арифметических и специальных вычислительных функций.