Устройство для программного управления

 

I. УСТРОЙСТВО ДЛЯ ПГОГРАММНОГО УПРАВЛЕНИЯ, содержащее програм мный блок, дйа запоминающих блока И элемент ИЛИ, отличающееС я тем, что, с целью расширения функциональных возможностей за счет осуществления коммутации по комбинации , в него введены блок формирования номера стекла, два дешифратора, схема сравнения, три узла электронных ключей, три группы триггеров, две группы элементов И, блок регистров , блок формирования номера разряда регистра, два регистра, блок формирования номера коммутации, блок формирования номера регистра и блок управления, содержащий три шифратора, дешифратор, два регистра и элемент И, причем первый и второй входы блока формирования номера стека соединены соответственно с первым и вторым выходами первого шифратора блока управления , входы установки в 1 триггеров первой группы соединены с первым выходом блока формирования номера стека и с первым входом программного блока,.второй вход которого соединен с вторым выходом блока формирования VJ, ,..-,, |. -li, .. .г. чл.,. iKiitMtiii-cfA номера стека и с входами установки в О триггеров первой группы, разрешающие входы которых соединены с соответствующими разрядными выходами блока регистров и с первыми входами элементов И первой группы, первые входы элементов .И второй группы соединены с третьим выходом первого шифратора блока управления, вторые входы элементов И первой половины первой и второй групп соединены с первым выходом блока формирования номера регистра , второй выход которого соединен с вторыми входами элементов И второй половины первой и второй групп, выходы элементов И первой группы соединены с соответствующими входами элемента ИЛИ, выход которого является (Л первым выходом устройства, выходы с: элементов И второй группы соединены с соответствующими входами блока регистров , первый выход блока формирования номера разряда регистра соединен с третьими входами первых и четвертых элементов И первой и второй групп, 00 второй выход блока формирования номера разряда регистра соединен с третьи :о ми входами вторых и пятых элементов И первой и второй групп, третий о ход блок формирования номера разряда регистра -соединен с третьими входами третьих и шестых элементов И первой и второй групп, первый разрядный выход первого регистра соединен с четвертыми входами первого и чет-вертого элементов И второй группы, второй разрядный выход первого регистра соединен с четвертыми входами второго и пятого элементов И второй группы, третий разрядный выход первого регистра соединен с четвертыми

СОЮЗ СОВЕТСНИХ

NUHIII

РЕСПУБЛИК (19) (И) 3(58 С 06 Р 9 02

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПЗФ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3448648/18-24 .(22) 31.05.82 (46) 23.04.84. Бюл.. У 15 (72) Ю,Ф. Мухопад и Т.С. Бадмаева (71) Восточно-Сибирский технологический институт (53) 681 ° 325 (088. 8) (56) 1. Авакумов Г.Г. "Электронные промышленные устройства", Киев, "Вища школа", 1978, с, 93.

2. Авторское свидетельство СССР

@711566, кл. G 06 F 9/02, 1978 (прототип) ° (54)(57) 1. УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ, содержащее про"paM мный блок, два запоминающих блока и элемент ИЛИ, о т л и ч а ю щ.е е— с я тем, что, с целью расширения функционаальных возможностей за счет осуществления коммутации по комбина ции, в него введены блок формирования номера стекла, два дешифратора, схема сравнения, три узла электронных ключей, три группы триггеров, две группы элементов И, блок регистров, блок формирования номера разряда регистра, два регистра, блок формирования номера коммутации, блок формирования номера регистра и блок управления, содержащий три шифратора, дешифратор, два регистра и элемент И, причем первый и второй входы блока формирования номера стека соединены соответственно с первым и вторым выходами первого шифратора блока управ. ления, входы установки в "1" триггеров первой группы соединены с первым выходом блока формирования номера стека и с первым входом программного блока,.второй вход которого соединен с вторым выходом блока формирования номера стека и с входами установки в "0" триггеров первой группы, разрешающие входы которых соединены с со- . ответствующими разрядными выходами блока регистров и с первыми входами элементов И первой группы, первые входы элементов И второй группы соединены с третьим выходом первого шифратора блока управления, вторые входы элементов И первой половины первой н второй групп соединены с первым выходом блока формирования номера регистра, второй выход которого соединен с вторыми входами элементов И второй половины первой и второй групп, выходы элементов И первой группы соединены с соответствующими входами Э элемента ИЛИ, выход которого является первым выходом устройства, выходы элементов И второй группы соединены с соответствующими входами блока регистров, первый выход блока формирования номера разряда регистра соединен с третьими входами первых и четвертых элементов И первой и второй групп, второй выход. блока формирования номера разряда регистра соединен с третьими входами вторых и пятых элементов

И первой и второй групп, третий выход блока формирования номера разряда регистра соединен с третьими входами третьих и шестых элементов И первой и второй групп, первый разрядный выход первого регистра соединен с четвертыми входами первого и чет- вертого элементов И второй группы, второй разрядный выход первого регистра соединен с четвертыми входами второго и пятого элементов И второй группы, третий разрядный выход первого регистра соединен с четвертыми

1087996 входами третьего и шестого элементов, И второй группы, группы выходов первого и второго запоминающих блоков соединены соответственно с группами входов первого и второго регистров, первый и второй выходы блока формирования номера коммутации соединены с разрешающими входами соответственно нечетньж и четных триггеров второй группы, i -й нечетный (j =1...n где n — число входов коммутации) выход первого дешифратора соединен с .входами установки в "1" j --ro u (1 +1)-го триггеров второй группы, )-й четный выход первого дешифратора соединен с входами установки в "0" с 1-го и (j -!)-го триггеров второй группы, выходы триггеров второй,, первой и третьей групп соединены соответственно с управляющиг и входами первого, второго и третьего узлов электронных ключей, входы коммутируемых сигналов первого узла электронных ключей являются входами коммутируемъм сигналов устройства, выходы первого узла электронных ключей соединены с входами промежуточной линии второго узла электронных ключей, выходы кото рого соединены с входами промежуточной линии третьего узла электронных ключей, выходы которого являются выходами коммутации устройства, группы входов первого и второго дешифратора соединены соответственно с группами вьмодов программного блока и второго регистра, пятый выход первого дешифратора соединен с первым входом схемы сравнения, второй вход которой является входом признака устройства, выход схемы сравнения является вторым выходом устройства, первый и второй выходы блока формирования номера регистра соединены соответственно с разрешающими входами нечетных и четньм триггеров третьей группы, 1 -Й нечетный выход (= !..., ЦЯ вЂ” число выходов коммутации) второго дешифратора соединен с входами установки в "1" -ro и (!+1)-го триrгеров третьей группы,,j-й четный вьмод второго дешифратора соединен с входами установки в "0" 1-ro и ()-1)-ro триггеров третьей группы, группа выходов блока формирования" номера коммутации соединена с группой входов блока формирования номера регистра, третий выход которого и третьи выходы блока формирования номера стека, блока формирования номера коммутации и четвертый выход блока формирования номера разряда регистра являются соответственно с третьего по шестой выходами устройства, первый выход первого шифратора блока управления соединен с первыми входами блоков формирования номеров регистра, разряда регистра и коммутации, четвертый и пятый выходы первого шифратора блока управления соединены с третьим и четвертым входами программ. ного блока соответственно, пятый вход которого соединен с первым выходом второго шифратора блока управления, второй, третий и четвертый выходы которого соединены соответственно с вторыми входами блоков формирования номеров коммутации, разряда регистра и регистра, с шестого по двенадцатый выходы первого шифратора блока управления соединены соответственно с третьим входом блока фор мирования номера коммутации, с входом первого запоминающего блока, с третьим входом блока формирования номе-. ра регистра, с выходом невозможности установления соединений устройства, с третьим входом блока формирования номера разряда регистра, с входом второго запоминающего блока и с входом второго регистра, а в блоке управления управляющие входы первого и второго шифраторов, дешифратора и элемента И соединены с управляющими входами коммутатора, выходы первого шифратора соединены с входами третье. го шифратора, группа выходов которого соединена с группой входов перво- го регистра, группа выходов которого соединена с группой входов элемента И, группа выходов которого сое динена с группой входов второго регистра, группа выходов которого соединена с группой информационных входов дешифратора, группа выходов которого соединена с группами информационных входов первого и второго шиф раторов.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок форми рования номера стека содержит схему сравнения, счетчик и дешифратор, выходы которого являются первым и вторым выходами блока, группа входов дешифратора соединена с первой группой выходов счетчика, вторая группа выходов которого соединена с группой входов схемы сравнения, выход которой соединен с третьим вьмодом блока, 996.1087 первый и второй входы которого соединены соответственно с входом сбро« са и счетным входом счетчика.

3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок формирования номера коммутации содержит счетчик, схему сравнения и дешифратор, выходы которого являются первым и вторым выходами блока, первая группа выходов .счетчика соединена с группой входов дешифратора и группой выходов блока, первый, второй и третий входы которого соединены соответственно с первым и вторым входами сброса и со счетным входом счетчика, вторая группа выходов которого соединена с группой входов схемы сравнения вЫход которой соединен с третьим выходом блока.

4. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок форми рования номера разряда регистра содержит счетчик, схему сравнения и дешифратор, выход которого соедщ ен с первым, вторым и третьим выходами блока, группа входов дешифратора соединена. с первой группой выходов счетчика, вторая группа выходов которого соединена с группой входов схемы, сравнения, выход которой соединен с четвертым вь|ходом блока, первый; вто.рой и третий входы блока соединены соответственно с входом сброса и с первым и вторым счетными входами счеъ чйка.

5. Устройство по п, 1, о т л и - . ч а ю щ е е с я тем, что блок формирования номера регистра содержит схему сравнения, счетчик и дешифратор, выходы которого соединены с.первым и вторым выходами блока, третий выход которого соединен с выходом схемы сравнения, группа. входов которой

1 соединена с группой выходов счет,.чика и с группой входов дешифра" тора, группа информационных вход4в

:счетчика соединена с группой входов блока, первый, второй и третий входы которого соединены соответственно с входом сброса, управляющим входом я счетным входом счетчика.

6. Устройство по п. 1, о т л ич а ю щ е е с я тем, что программный блок содержит четыре элемента И, две стековые памяти и регистр стека, группа выходов которого является группой выходов блока, вход считывания: регистра стека соединен с третьим входом блока, группа информационных входов регистра стека соединена с вы ходами первой и второй стековых памя тей, входы сдвига которых соединены соответственно с выходами первого и второго элементов И, первЬ1е входы которых соадииеяы с четвертым входом блока, переца вход блока соедийен с вторым входом первого элемента И и первым входом третьего элемента И, второй вход блока соединен с вторым входом второго и первым входом четвертого элемента И, пятый вход блока соединен с вторыми входами третьего и четвертого элементов И, входы которых соединены соответственно с информационньия входами первой и второй стековых памятей.

Изобретение относится к вычислительной технике и может быть исполь-" зовано для построения вычислительных сетей, специализированных вычислительных структур и коммутаторов свя-: 5

9Hi

Известны коммутаторы и устройств управления ключами коммутаторов при : 10 кодовом избирании коммутируемого ка нала, содержащие регистр,- дешифратор и матрицу управляющих триггеров 111.

Недостатком этих устройств являются ограниченные возможности. Устройства не могут бытьприменены при числе точек коммутации более 50-100, так как резко возрастает число триггеров управления в матрице.

При числе точек коммутации более 100 применяются трехзвенные коммутационные поля со специальными автоматами управления.

Наиболее близким к изобретению является коммутатор, состоящий иэ программного блока, датчика коммути

10879

3 руемых сигналов, приемного блока, элементов ИЛИ, запоминающих устройств, регистра сдвига, счетчика Г 23.

Недостатком известного устройства являются узкие функциональные возможности коммутации только бинарных (двоичных J сигналов, невозможностью коммутации одного i-го входа одновременно с несколькими выходами.

Целью изобретения является расширение функциональных возможностей коммутатора за счет осуществления коммутации йо кодовой комбинации.

Поставленная цель достигается тем, что в устройство для программно- 1 го управления, содержащее программный блок, два запоминающих блока и элемент ИЛИ, введены блок формирования номера стека, два дешифратора, схема сравнения, три узла электронных ключей, три группы триггеров, две группы элементов И, блок регистров, блок формирования номера разряда регистра, два регистра, блок формирования номера коммутации, блок формирования иеиера регистра и блок управления, содержащий три шифратора, дешифратор, gaa регистра и элемент И, причем пераый и второй входы блока формировакия номера стека соединены соответ-с-"твенно с первым и вторым выходами жрвого шифратора блока управления, аходы установки в "1" триггеров первой группы соединены с первым выходом блока формирования номера стека и с первым входом программного блока, 35 второй вход которого. соединЕн с вторым выходом блока формирования номера стека и с входами установки в "0" триггеров первой группы, разрешающие

4G входы которых соединены с соответствующими разрядными выходами блока регистров и с первыми входами элемен тов И первой группы, первые входы элементов И второй группы соединены

45 с третьим выходом первого шифратора блока управления, вторые входы элементов И. первой половины первой и вто рой групп соединены с первым выходом блока формирования номера регистра, второй выход которого соединен с вто- " рыми входами элементов И второй половины первой и второй групп, выходы элементов И первой группы соединены с соответствующимиувходами элемента HJIH, выход которого является первым выходом устройства, выходы элементов И 3 торой группы соединены с

l .- -соответствующими входами блока ре96 4 гистров, первый выход блока формирования номера разряда регистра соединен с третьими входами первых и чет- вертых элементов И первой и второй групп, второй выход блока формирования номера разряда регистра соединен с третьими входами вторых и пятых элементов И первой и второй групп, третий выход блока формирования номе ра разряда регистра соединен с третьими входами третьих и шестых элементов И первой и второй групп, первый разрядный выход первого регистра соединен с четвертыми входами первого и четвертого элементов И второй группы, второй разрядный выход первого регистра соединен с четвертыми входами второго и пятого элементов И второй группы, третий разрядный выход первого регистра соединен с четвертыми входами третьего и шестого элементов И второй группы, группы выходов первого и второго запоминающих блоков соединены соответственно с группами входов первого и второго pe.. гистров, первый и второй выходы блока формирования номера коммутации соединены с разрешающими входами соответственно нечетных н четных триггеров второй группы, 1 -й нечетный (1 = I...n, где n — число входов коммутации) выход первого дешифратора соединен с входами установки в "1"

q-го и (i +1)-го триггеров второй группы, 1 -й четный выход первого дешифратора соединен с входами установки в "0" с j--го и (1 -I)-го триггеров второй группы, выходы триггеров второй, первой и третьей групп б соединены соответственно с управляющими входами первого, второго и третьего узлов электронных ключей, входы коммутируемых сигналов первого узла электронных ключей являются входами коммутируемых сигналов устройства, выходы первого узла электронных ключей соединены с входами промежуточной линии второго узла электронных ключей, выходы которого соединены с входами промежуточной линии третьего узла электронных ключей, выходы которого являются выходами коммутации устройства, группы входов первого и второго дешифратора соединены соответственно с группами выходов программного блока и второго регистра, пятый выход первого дешифратора соединен с пер- вым входом схемы сравнения, второй вход которой является входом призна

S I08 ка устройства, выход схемы сравнения является вторым выходом устройства, первый и второй выходы блока формирования номера регистра соединены соответственно с разрешающими входами нечетных и четных триггеров третьей группы, 1 -й нечетный выход (1 I... М, М вЂ” число выходов коммутации) второго дешифратора соединен с входами установки в IIIII 1-го и (1 +1)-го триггеров третьей группы, j -Й четный выход второго дешифратора соединен с входами установки в "О" (-го и (i -I)-го триггеров, третьей группы, группа выходов, блока формирования номера коммутации соединена с группой входов блока формирования номера регистра, третий вы-. ход которого и третьи выходы блока формирования номера стека, блока фор мирования номера коммутации и четвер. ,тый выход блока формирования номера разряда регистра являются соответственно с третьего по шестой выходами устройства, первый выход первого шиф. ратора блока управления соединен с первыми входами блоков формирования номеров регистра, разряда регистра и коммутации, четвертый и пятый выходы первого шифра-;ора блока управления соединены с третьим и четвертым входами программного блока соответственно, пятый вход которого соединен с первым выходом второго шифратора блока управления, второй, третий и четвертый выходы которого соединены соответственно с вторыми входами блоков формирования номеров коммутации, разряда регистра и регистра с шестого по двенадцатый выходы первого.шифратора блока управления соединены соответственно с третьим входом блока формирования номера коммутации, с входом первого запоминающего блока, с третьим входом блока формирования номера регистра, с выходом невозможности установления сое" динений устройства, с третьим входом блока формирования номера разряда регистра, с входом второго запоминающего блока и с входом второго регистра, а в блоке управления управляющие входы первого и второго шифраторов, дешифратора и элементы И соединены с управляющими входами коммута» тора, выходы первого шифратора соединены с входами третьего шифратора, группа выходов которого соединена с группой входов первого регистра, груп

7996 которой соединена с группой выходов счетчика и с группой входов дешифратова группа информационных входов

50 па выходов которого соединена с группой входов элемента И, группа выходов которого соединена с группой входов второго регистра, группа выходов которого соединена с группой информационных входов дешифратора, группа выходов которого соединена с группами информационных входов первого и второго шифраторов.

Блок формирования номера стека содержит схему сравнения, счетчик и дешифратор, выходы которого являются первым и вторым выходами блока, группа входов дешифратора соединена с первой группой выходов счетчика, вторая группа выходов которого соединена с группой входов схемы сравнения, выход которой соединен с третьим выходом блока, первый и второй входы которого соединены соответственно с входом сброса и счетным входом счетчика.

Блок формирования номера коммутации содержит счетчик, схему сравнения и дешифратор, выходы которого являются первым и вторым выходами блока, первая группа выходов счетчика соединена с группой входов дешифратора и группой выходов блока, первый, второй и третий входы которого соединены соответственно с первым и вторым входами сброса и со счетным входом счетчика, вторая группа выходов которого соединена е группой входов схемы срав нения, выход которой соединен с третьим выходом блока.

Блок формирования номера разряда регистра содержит счетчик, схему срав нения и дешифратор, выход которого соединен с первым, вторым и третьим выходами блока, группа входов дешифратора соединена с первой группой выходов счетчика, вторая группа. выходов которого соединена с группой входов схемы сравнения, выход которой соединен с четвертым выходом блока, первый, второй и третий входы блока соединены

1 соответственно с входом сброса и с первым и вторым счетными входами счет чика.

Блок формирования номера регистра содержит схему сравнения, счетчик и дешифратор, выходы которого соединены с первым и вторым выходами блока,третий выход которого соединен с выходом схемы. сравнения, группа входов

7 1087 счетчика соединена с группой входов

1 блока, первый, второй и третий входы которого соединены соответственно с входом сброса, управляющим и счетным входами счетчика.

Программный блок содержит четыре элемента И, две стековые цамяти и регистр стека, группа выходов которого является группой выходов блока, вход счить1вания регистра стека соединен с третьим входом блока, группа информационных входов регистра стека соединена с выходами первой и второй стековых памятей, входы сдвига которых соединены соответственно с выходами первого и второго элементов И, первые входы которых соединены с четвертым входом блока, первый вход блока соединен с вторым входом первого элемента И и первым входом третьего; элемента И, второй вход блока соединен с вторым входом второго и первым входбм четвертого элемента И, пятый вход блока соединен с вторыми входами третьего и четвертого элементов И, 5 выходы которых соединены соответственно с информационными входами первой и второй стековых памятей.

Блок регистров служит для хранения результатов предыдущих соединений.

Разнарядность регистров блока равна

30 количеству блоков третьего электронных ключей, а их количество — количеству блоков второго узла электронных ключей.

Первая группа элементов И и элемент ИЛИ определяют состояние регистров блока, т.е. было ли осуществлено соединение через проверяемую промежуточную линию от блоков второго узла электронных ключей к блокам третьего узла.

Группы триггеров управляют электронными ключами, Предполагайтся, что в исполнительной части коммутатора, в блоках первого, второго и третьего 45, узлов электронных ключей предусмотрены электронные ключи для каждой точки коммутации. Причем при занятии промежуточной линии эта линия не должна больше заниматься, т е. должна быть заблокирована. С этой целью для кажцой промежуточной линии преду смотрены несколько триггеров, количество которых завлит от числа входов в каждый узел электронных ключей.

При выборе исполнительной части коммутатора предполагается, что трех;

996 8 звенная коммутационная схема должна быть неблокируемой, т.е. удовлетворять следующему условию

3 r>+y(r1 > где r. — количество блоков второго . 2 узла электронных ключей; г1 — количество входов в каждый блок первого узла электронных ключей;

p — - максимальное число выходов, соединяемых одновременно с заданными входом.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — блок-схема исполнительной части устройства; на фиг. 3 — пример таблицы требований на соединение А; на фиг. 4 — пример нахождения матрицы Т по матрице А; на фиг. 5 — алгоритм работы устройства; на фиг. 6 — блок-схема блока управления; на фиг. 7 — граф-схема алгоритма управления с разметкой состояний; на фиг. 8 — блок-схемы первого и второго шифраторов блока управления.

Устройство .содержит блок 1 формирования номера стека, программный блок 2, первый дешифратор 3, вторую группу триггеров 4, схему 5 сравнения, первый узел 6 электронных ключей, блок 7 формирования номера коммутации, .второй узел 8 электронных ключей, первую группу триггеров 9, вторую группу элементов И 10, первую группу элементов 11, первое запоминающее устройство 12, блок 13 формирования регистра, камеру разряда регистра, блок 14 формирования номера регистра, второй запоминающий блок 15, второй дешифратор

16., третью группу триггеров 17, третий узел 18 электронных ключей, блок

19 управления, блок 20 регистров, эле мент 21, первый регистр 22, второй регистр 23.

Блок 2 содержит элемент И 24, стековую память 25 и 26, регистр 27 стека, элементы И 28-30. Блок 1 содержит схему 31 сравнения, счетчик 32 и дешифратор 33. Блок 13 содержит дешифратор 34, счетчик 35 и схему 36 сравнения. Блок 14 содержит дешифратор

37, счетчик 38 и схему 39 сравнения.

Блок 7 содержит схему 40 сравнения, счетчик 41 и дешифратор 42. Блок 19 управления содержит (фиг.6) первый и второй шифраторы 43 и 44, дешифратор 45, второй регистр 46, элемент И

47, йервый регистр 48, третий шифратор 49, 9 108799

Первый шифратор (фиг. 8) содержит элементы И 50-61, элементы ИЛИ 62-65 и элемент НЕ 66.

Второй шифратор содержит элементы И 67-69 и элемент ИЛИ 70.

На фиг. 2 показана исполнительная часть устройства, где S — количество блоков первого узла электронных ключей; r — количество входов в каждый блок первого узла электройных 1О ключей; r2 — количество блоков второго узла 8; S< — количество блоков третьего узла 18; r — количество выходов от каждого блока третьего узла 18; I — общее число коммутируе- 15 мых входов; L — - общее число выходов;

y. — — максимальное число выходов, соединяемых одновременно с заданным вхо дом.

На фиг. 3 показан пример таблицы 2д» требований А = 1(а! И Ц, где А — матрицы требований на соединение; а— элемент в матрице А; l — номер входа (1= 1,2. ° . I); — номер выхода (В = !,2...1.).

Иатрица дана для трехзвенного ком. мутатора .с параметрами: 81=3, r 2, I=r "S =6 r>=4 S =6 r 2 L=r>S =

i 1 2 2 ° 3 9 Z

12, g 2.

На фиг. 4 дан пример нахождения матрицы Т=//+;» jf по матрице. А= /(с1;С//, где Т вЂ” преобразованная матрица, в . которой каждому 1-му входу сопоставлен определенный выходной j -й блок третьего узла 18 электронных ключей

35 (t =1,2,... ° i, j=1,2,...,82); t элемент в матрице.

На фиг. 5.дан алгоритм работы устройства, приведенного на фиг. 1, где А — начало выполнения микроопеО 40 рации; С о — ус тано вка всех счетчиков в "0"; С„ — плюс "1" на счетчик 32 (n=1, где, n — состояние счетчика 32) !

» о- проверка состояния счетчика 32. (и .) Я l 2, где $„— количество блоков первого узла 6); С > — - считывание ин45 формации иэ стека;. С 3 - считывание из регистра стека .в дешифратор 3;

I . д „ — проверка на признак r, где хпризнак окончания списка соединений в стеке; С вЂ” плюс "1" к счетчику 41

4 (m 1, где m — состояние счетчика 323; о 2 — проверка условия: все ли промежуточные линии от блока первого узла

6 к блоку второго узла 8 заняты (m9 r<, где г — количество промежуточных линий от каждого блока первоFo узла 6 к второму, равное количеству блоков второго узла 8); С5 — сброс

6 10 счетчика 29 в "0" (mO); С4 - считывание из запоминающего устройства 12 в регистр; С вЂ” плюс "1" к счетчику

35 (g=l, где g — состояние счетчика

35); С g - перенос содержимого счетчика 29 в счетчик 38 (Z ; где Z — содержимое счетчика 38); r cog — проверка наличия "1" в соответствующем j-u разряде р-roperèñòðà блока, где рколичество регистров блока, равное количеству блоков второго 8; С - считывание информации.из регистра 22 в соответствующий j-й разряд р-го ре гистра блока; С./ — плюс "1" к счетчику 38 (Z=Z+1); С, - плюс "1" к счетчику 35 (g g+!); С „ — сигнализация о невозможности установления соединений; С вЂ” считывание из запоминающего блока 15 в регистр 23; С „ считывание из регистра в дешифратор

16; С/ — сдвиг в стеке; »»», y — проверка условия, все ли регистры блока опрошены (Z i р?); g5. - проверка усло вия, все ли разряды в регистре блока опрошены (g > S>?, где S 2 - количество блоков третьего узла 18); А„ - конец микрооперации.

Устройство работает следующим образом.

Устройство работает при наличии заданной таблицы требований на соединение А= j/a;f///, которая размещается в датчике 2. Блок .2 состоит из стековой памяти, причем число стеков равно числу блоков первого (Б,») учла 6. Число регистров в стеке равно r4+l, где

r — число входов в каждый блок перво » го узла 6. В регистрах хранятся номера входов, подлежащих коммутации, и.в дополнительном регистре — признак окончания списка соответствующего стека (r).

Блок по команде из блока 19 выдает номер стека в блок 2, из которого информация считывается в дешифратор 3. Дешифратор 3 указывает номер входа, подлежащий коммутации, Схема 5 сравнения проверяет наличие признака г. Если признак r есть,,то считывается информация со следующего стека, Блок 2 указывает номер промежуточ- . ной линии от первого узла 6 к второму узлу 8, причем занятие начинает по порядку с первой линии. В зависимости от номера коммутируемого входа и номера промежуточной линии устанавливается в "1" соответствующий триггер 4 группы, который открывает электронный . ключ узла 6, т.е. заданный вход комму

10879 тации соединяется через промежуточную линию к узлу 8.

Блок 13 устанавливает номер прове- ряемого разряда регистра блока 20, начиная с первого. Блок 14 устанавливает : номер регистра блока 20 в зависимости от состояния счетчика в блоке 7. Группа элементов 11 и элемент

ИЛИ 21 определяет наличие "1" в разряде регистра блока 20, т.е. опреде- Ip ляет, было ли ранее установлено соединение. Если соединения не было, "то считывается информация из запомйнающего устройства 12 в заданный регистр блока 20. При этом устанавливается в соответствующий триггер 9 группы и открывает электронный ключ узла 8 °

В запоминающем устройстве 12 записана матрица Т=*(/Ф /(, Эта матрица преобразована из матрицы требований jp

А= 1(а, 6//, где каждому 7 -му входу из матрицы А сопоставлен определенный выходной 1 -й коммутатор. Таким .образом, заданный коммутируемый вход соединен через первый 6 и второй 8 узлы к третьему узлу 18. Запоминающий блок 15 по сигналу из блока 19 выдает информацию о выходах, подлежа max соединению с заданным входом, де" шифратору 16. Информация о соединяе- 3О мых выходах задана в запоминающем устройстве таблицей требований

А= (а g//. Дешифратор 16 устанавлива-! ет соответствующие триггеры группы

17 в "1", при этом открываются электронные ключи узла 18. Заданный вход

35 коммутации соединен с требуемыми выходами коммутации. Если же при провер ке промежуточная линия от второго узла к третьему занята ранее установленным соединением, то блок 14 задает следующую промежуточную линию на проверку.

Лпя сокращения описания рассмотрим трехзвенный коммутатор с параметрами:

8 =2 г =2 I=r S =4 S =3 r =2

45 э 1 Ф j 2 У 2 ь .3

Lr>S>=6 у =2.

По сигналу СО и блока 19 все счет. чики блоков 1,7,13 и 14 устанавлива" ются в "0". По сигналу CI счетчик 02 устанавливается в "1". При этом дешифратор 33 указывает номер стека, с которого считывается информация о но мере выхода, подлежащего коммутации.

При этом схема сражения 31 выдает условие Ыа . Если @ о =1, т.е.

n ) S состояние счетчика 32 больше числа стеков (т.е. весь список на соединение исчерпан), тогда конец

96 l2 работы A„. Если d,о=0, т.е. список не исчерпан (и х 8 ), тогда по сигна лу С2 считывается информация из вер шины первого стека 25 в регистр 27 стека. Далее по, сигналу СЗ считывается информация из регистра 27 стека . в дешифратор 3. Дешифратор 3 указывает номер входа, подлежащий коммутации, При этом повторяется условие наличия признака r, где к — признак конца списка соединений в стеке =1

1 весь список в стеке исчерпан и тогда по сигналу С5 обнуляется счетчик 41 и блок 19 выдает сигнал перехода к следующему стеку. с(1 =0 — в стеке имеются входы, подлежащие коммутации, и по сигналу С4 счетчик 41 устанавливается в единичное состояние. При этом дешифратор 42 указывает номер занимаемой промежуточной линии от первого узла ко второму. При этом в зависимости от номера входа, подлежащего коммутации, и от номера промежуточной линии устанавливается в "1" соответствующий триггер группы 4. Еди. ничный выход триггера открывает соответствующий электронный ключ nepsoro

° узла 6. Чтобы исключить повторное занятие промежуточной линии>поставлены пары триггеров на одну линию. При сра батывании одного триггера второй будет заблокирован. Схема сравнения 40 определяет условие в 2 — все ли промежуточные линии от первого узла к второму для данного стека, а следовательно, и для данного коммутатора пер вого узла заняты, т.е. проверяет

m ) г ?, где r - количество промежуточных линий. Если.m > r» то опрашивается следующий стек, если m (r

ЯЭ т.е. по сигналу С6 производится считывание информации иэ запоминающего устройства 12 в регистр блока 20. При этом соответственно номеру входа, подлежащего коммутации, из запоминающего устройства 12 считывается информация с номере коммутатора третьего узла 18, через который происходит сое. динение. Чтобы исключить повторное занятие промежуточной линии от второго узла 8 к третьему, необходимо прове рить ее на занятость.Занятие промежуточной линии от коммутаторов второго узла 8, также как и от первого начинается с первой линии. Для этого по сигналу С7 устанавливается счетчик 35 в "1", при этом дешифратор 34 указывает номер разряда в регистре блока

20, подлежащего проверке. Проверяем

96

13 !0879

1-й разряд (g !), а следовательно, и первую промежуточную линию от второго узла 8. По сигналу С8 содержимое счет; чика 41 переносится в счетчик 38, де- шифратор 37 указывает какой регистр блока 20 проверяется. Так как промежуточной линией от коммутаторов первого узла 6 ставится в соответствие свой регистр блока 20, то, следовательно, .состояние счетчика 38 должно 1О соответствовать состоянию счетчика

41. Условие наличия "1" в регистре блока 20 (что соответствует занятости промежуточной линии от второго узла 8) снимается с элемента ИЛИ 21, 1з если of. = О, то линия свободна и ее можно занимать, N3= 1 .- линия занята. При этом определяется возможность установления соединения через другую.. промежуточную линию, для чего по снг- 20 налу С10 прибавляется "1" к счетчику

38. В случае свободной линии по сигналу С6 считывается информация из регистра запоминающего устройства 12 в соответствующий j -й разряд р ре- 25 гистрв блока 20. При этом в регистр блока 20 записывается "0", если соединения к коммутатору. третьего узла

l8 нет, и "1", если есть соединение. (в зависимости от таблицы Т). При )p этом единичное состояние регистра блока 20 устанавливает в "1" соответ ствующий триггер группы 9, который в свою очередь открывает электрон» ный ключ узла 8. Блокировка промежу; точной линии аналогична описанной выше. Далее проверяется следующий разряд регистра блока 20, для чего . по сигналу С!l прибавляется "1" к счетчику 35. Схема 36 сравнения опре- 4 деляет условие — все ли разряды опрошены. Если о(0 - не все раз» ряды опрошены, то проверяется заданный регистр блока 20. Если а 1(g)S ) т.е. все разряды опрошены, то по сиг- нвлу CIЗ считывается информация нз запоминающего блока 15 в регистр 23..

Do сигналу CI4 из регистра 23 информация считывается в дешифратор 16.

При этом дешифратор 16 указывает но-.мера выходов, подлежащих соединению с заданным входом. "l" открывает свой триггер группы 17, который отЪсрывает свой электронные ключи в узле 18 и,таким образом, заданный вход будет соединен с эаданнымн вы 4 (. т2) все регистры опрошены и заняты, то выдается сигнал о невозможности уста новления соединения заданного входа с требуемыми выходами. После установ ления соединения по сигналу С15 производится сдвиг в стеке и считывается следующий номер входа, подлежащий коммутации.

Предлагаемое устройство обладает широкими функциональными возможностями. В предлагаемом устройстве коммутируемые сигналы могут быть как цифровыми,. так и аналоговыми. Структура устройства не меняется, а тип коммутируемых сигналов определяется только физическим принципом реализации точек коммутации (электронных ключей) в трехэвенном исполнительном устройстве, Если в качестве такого ключа выбран геркои МОП-транзистор, или оптронная пара, то возможна коммутация как аналоговых, так и дискретных сигналов по выбору. Если использовать pin-диоды. и тйр п-диоды, элементы с явлением сверхпроводимости (эффект Джоэефсона) в качестве электронных ключей, то возможна коммутация сверхвысокочастотных радиосигналов.

Кроме того, в известном устройстве осуществляется коммутация входов-выходов по кодовой комбинации, т, е. на

00000 на выходе появляется сигнал

1-го выхода датчика сигналов, на

00001 второго выхода и т.д, В извест.ном устройстве принципиально невозможно осуществить неординарную коммутацию, т.е. соединить любой из входов при какой-либо управляющей кодовой комбинация с несколькими выходами, что,как видно as вышеприведенного описания, осуществляется в изобретении.

I 087996

l087996

1087996

1087996

1087996

1087996

<а6 Га ао

t 4 1

taz б а и

О @ Га1З а < о О 4О

Ч:а

Ю а

f07

Фиг.В

Составитель Г. Пономарева

Редактор В. Иванова Техред Т.фанта Корректор Ю.Макаренко

Заказ 2674J46. Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 fdg

СОу в сг

С5

Ñó

С6

Филиал ППП "Патент", г. Ужгород, ул. Псектная, 4

Устройство для программного управления Устройство для программного управления Устройство для программного управления Устройство для программного управления Устройство для программного управления Устройство для программного управления Устройство для программного управления Устройство для программного управления Устройство для программного управления Устройство для программного управления Устройство для программного управления Устройство для программного управления Устройство для программного управления Устройство для программного управления Устройство для программного управления 

 

Похожие патенты:

Изобретение относится к области компьютерных системных шин, а именно к инициализации средств в системе шин

Изобретение относится к технике обработки цифровых данных с помощью электрических устройств и может быть использовано при разработке устройств для программного управления блоков и систем летательных аппаратов, например самолетов гражданской авиации

Изобретение относится к области электротехники

Изобретение относится к устройствам вычислительной техники и может быть использовано при построении микропроцессорных систем

Изобретение относится к вычислительной технике и позволяет на его основе создавать параллельные процессоры, многомодульные вычислительные и мультитранспьютерные системы, обра6ать1вающие параллельные графы семантических сетей

Устройство для программного управления

Наверх