Устройство связи с дельта-модуляцией

 

1. УСТРОЙСТВО СВЯЗИ С ДЕЛЬТАМОДУЛЯЦИЕЙ , содержащее кодирующий узел, состоящий из последовательно соединенных первого вентиля, вход которого соединен с входом устройства, блока вычитания, двоичного модулятора , выход которого соединен с выходом кодирующего узла, и интегратора, один выход которого соединен с входами блока вычитания и второго вентиля, вы .ход которого соединен с другим входом интегратора, к выходу первого вентиля подключен третий вентиль, выход которого соединен с вторыми входами первого и второго вентилей, синхронизатора , выход которого соединен с другим входом двоичного модулятора, и декодирующий узел, состоящий из синхронизатора и интегратора, входы которых соединены с входом декодирующего узла, один выход интегратора соединен с входом фильтра нижних частот и первым входом вентиля, выход которого соединен с другим входом интегратора, а выход фильтра нижних частот соединен с выходом устройства, отличающееся тем, что, с целью повышения достоверности прегобразования аналогового сигнала, в кодирующий узел введен дешифратор меандра , первый вход которого соединен с выходом синхронизатора, второй - с входом интегратора, а выход - с. вторым входом второго вентиля, а в де§ кодирующий узел введен другой дешифратор меандра, первый вход которого (Л соединен с входом декодирующего узла, второй вход - с выходом синхронизатора , а выход - с вторым входом вентиля . 2, Устройство по П.1, отли .чающееся тем, что дешифратор меандра состоит из сдвигового регист ра, входы которого соединены с со:л ответс вующими входами дешифратора :о х меандра, а выходы - через соответствующие сумматоры по модулю два подел ключены к входам элемента И, выход которого через формирователь соединен с выходом дешифратора меандра.

СОЮЗ СО8ЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (191 (113

31511 Н 03 К 13/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPGHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3558347/18-21 (22) 28.02.83 (46) 30.05.84. Вюл. и 20 (72) Н.И.Козленко, P.Н.Рыжкова, В.И.Сапрыкин и А.Н.Асосков (53) 621.376.56(088.8) (56) 1.. Авторское свидетельство СССР

У 296252, кл. Н 03 К 13/22, 24.10.69.

2. Авторское свидетельство СССР

В 479249, кл. Н 03 К 13/22, 21.05.73 (прототип), (54) (57) 1. УСТРОЙСТВО СВЯЗИ С ДЕЛЬТАМОДУЛЯЦИЕЙ, содержащее кодирующий узел, состоящий из последовательно соединенных первого вентиля, вход которого соединен с входом устройства, блока вычитания, двоичного модулятора, выход которого соединен с выходом кодирующего узла, и интегратора, один выход которого соединен с входами блока вычитания и второго вентиля, вы.ход которого соединен с другим входом интегратора, к выходу первого вентиля подключен третий вентиль, выход которого соединен с вторыми входами первого и второго вентилей, синхронизатора, выход которого соединен с другим входом двоичного модулятора, и декодирующий узел„ состоящий из синхронизатора и интегратора, входы которых соединены с входом декодирующего узла, один выход интегратора соединен с входом фильтра нижних частот и первым входом вентиля, выход которого соединен с другим входом интегратора, а выход фильтра нижних частот соединен с выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности пре-. образования аналогового сигнала, в кодирующий узел введен дешифратор меандра, первый вход которого соединен с выходом синхронизатора, второй — с входом интегратора, а выход — с.вторым входом второго вентиля, а в декодирующий узел введен другой дешиф- щ ратор меандра, первый вход которого соединен с входом декодирующего узла, второй вход — с выходом синхронизатора, а выход — с вторым входом вентиля.

2. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что дешифратор меандра состоит из сдвигового регистра, входы которого соединены с со-" ответствующими входами дешифратора меандра, а выходы - через соответствующие сумматоры по модулю два подключены к входам элемента И, выход которого через формирователь соединен с выходом дешифратора меандра.

1 10953

Изобретение относится к импульсной технике и может быть использовано для передачи аналоговых сообщений цифровым способом. Известно устройство связи с дельта-5 модуляцией, состоящее из кодирующего блока, содержащего вентили и блок вычитания, соединенный через двоичный модулятор с выходом кодирующего блока и входом интегратора, и 10 из декодирующего блока, содержащего интегратор и фильтр нижних частот, соединенные последовательно С 13.

Недостатком этого устройства является низкая достоверность передачи .15 аналогового сигнала.

Наиболее близким к предлагаемому по техническому решению является устройство связи с дельта-модуляцией, содержащее кодирующий узел, состоящий20 из последовательно соединенных первого вентиля, вход которого соединен с входом устройства, блока вычитания, двоичного модулятора, выход которого соединен с выходом кодирующего узла, 25 и интегратора, выход которого соединен с входами блока вычитания и второго вентиля, выход которого соединен с другим входом интегратора, к выходу первого вентиля подключен третий вен-З0 тиль, выход которого. соединен с вторыми входами первого и второго вентилей, синхронизатора, выход которого соединен с другим входом двоичного модулятора, -и декодирующий узел, состоящий из синхронизатора и интегратора, входы которых соединены с входом декодирующего узла, один выход интегратора соединен с входом фильтра нижних частот и первым входом вентиля, выход которого соединен с другим входом интегратора, а выход фильтра нижних частот соединен с выходом устройства Ã2 3.

Недостаток этого устройства — ниэ-4

5 кая достоверность преобразования аналогового сигнала, обусловленная осуществлением коррекции аналоговым способом.

Цель изобретения — повьппение досто50 верности аналогового сигнала, Поставленная цель достигается тем, что в устройстве связи с дельта-модуляцией, содержащем кодирующий узел, состоящем из последовательно соеди55 ненных первого вентиля, вход которого соединен с входом устройства, блока вычитания, двоичного модулятора, выход которого соединен с выходами ко95 l дирующего узла, и интегратора, один выход которого соединен с входами блока вычитания и второго вентиля, выход которого соединен с другим входом интегратора, к выходу первого вентиля подключен третий вентиль, выход которого соединен с вторыми входами первого и второго вентилей, синхронизатора, .выход которого соединен с другим входом двоичного модулятора, и декодирующий узел, состоящий из синхронизатора и интегратора, входы которых соединены с входом декодирующего узла, один выход интегратора соединен с входом фильтра нижних частот и первым входом вентиля, выход которого соединен с другим входом интегратора, а выход фильтра нижних частот соединен с выходом устройства, в кодирующий узел введен дешифратор меандра, первый вход которого соединен с выходом синхронизатора, второй— с входом интегратора, а выход — с вторым входом второго вентиля, а в декодирующий узел введен другой дешифратор меандра, первый вход которого соединен с входом декодирующего узла, второй вход — с выходом синхронизатора, а выход — с вторым входом вентиля.

Дешифратор меандра состоит из сдвигового ре1истра, входы которого соединены с соответствующими входами дешифратора меандра, а выходы — через соответствующие сумматоры по модулю два подключены к входам элемента И, выход которого через формирователь соединен с выходом дешифратора меандра.

На фиг. I и 2 представлена функциональная схема устройства.

Устройство содержит кодирующий

1 и декодирующий 2 узлы.

Кодирующий узел 1 состоит иэ блока

3 вычитания, двоичного модулятора 4, интегратора 5, синхронизатора 6, дешифратора 7 меандра, вентилей 8, 9 и 10, причем дешифратор 7 меандра выполнен на формирователе 11, элементе

12 И, сумматорах 13-1-13- по модулю два и сдвиговом регистре 14.

Декодирующий узел 2 содержит дешифратор 15 меандра, состоящий из тех же элементов, что и дешифратор

7 меандра, вентиль 16, интегратор

17, фильтр 18 нижних частот и синхронизатор 19.

В кодирующем узле 1 входной сигнал поступает на первый вход вентиля 9, ра 7 меандра появляется короткий импульс, который поступает на входы вентилей 8 и 9.

Вентиль 9 при подаче импульса с выхода дешифратора 7 меандра снимает исходный сигнал с входа блока 3 вычитания, а вентиль 10 закорачивает этот вход, обеспечивая на нем нулевой сигнал. Одновременно вентиль 8, выход которого связан с вспомогательным входом интегратора 5, а другой вход— с выходом интегратора 5, закорачивает выход интегратора 5, обеспечивая равенство нулю напряжения аппроксимации.

По окончании импульса, вырабаты- ваемого дешифратором 7 меандра, на вход блока 3 вычитания через вентиль

9 подается исходный сигнал, вентили

10 и 8 разрывают соответствующие цепи короткого замыкания,и на выходе двоичного модулятора 4 в соответствии с механизмом дельта-модуляции формируется последовательность импульсов или пауз, соответствующая скачку напряжения исходного сигнала и отражающая истинное значение последнего в момент коррекции.

Работой устройства управляет синхронизатор 6, выход которого подключен к двоичному модулятору 4 и сдвиговому регистру 14 дешифратора 7 меандра.

В декодирующем узле 2 входной сиг- . нал поступает на дешифратор 15 меандра, синхронизатор 19 и интегратор 17.

В интеграторе 17 осуществляется интегрирование принимаемой последовательности импульсов. Выходное напряжение интегратора 17 подается на фильтр

18 нижних частот, с выхода которого снимается восстановленный сигнал, близкий по форме к исходному сигналу на входе кодирующего узла 1. Синхронный режим работы передающей и приемной сторон обеспечивается синхронизатором 19.

Если входной сигнал представляет собой меандр длительностью и и более тактов, то на выходе дешифратора 15 меандра появляется. короткий управляющий импульс, который поступает на второй вход вентиля 16, закорачивает выход интегратора 17, обеспечивая на выходе декодирующего узла 2 нулевой сигнал к моменту приема последовательности импульсов или пауз, вырабатываемой в кодирующем узле 1 после коррекции по описанному выше способу.

Результатом интегрирования этой по3 t 095395 который соединен последовательно с блоком 3 вычитания и двоичным модулятором 4, выход которого, являющийся выходом кодирующего узла 1, соединен с первыми входами дешифратора 7 меандра и интегратора 5, выход которого соединен с вторым входом блока 3 вычитания и первым входом вентиля 8, выход вентиля 9 соединен с входом вентиля 10, выход синхронизатора 6 1р подключен к другому входу двоичного модулятора 4 и другому. входу дешифратора 7 меандра, в котором выходы сдвигового регистра 14 через соответствующие сумматоры 13-1-13-и по модулю два 15 соединены с входами элемента 12 И, выход которого через формирователь

11 подключен к выходу дешифратора 7 меандра и входу вентиля 8.

В декодирующем узле 2 входной сиг- 2О нал поступает на вход сдвигового регистра 14, синхронизатора 19 и интегратора 17, выход которого соединен с входами вентиля 16 и фильтра 18 нижних часточ, выход которого явля- 25 ется выходом декодирующего узла 2, причем выход синхронизатора 19 соединен с вторым входом сдвигового регистра 14.

Устройство работает следующим об- 3р разом.

В кодирующем узле 1 входной сигнал через отключающий вентиль 9 поступает на блок 3 вычитания, где сравнивается с аппроксимирующим напряжением, поступающим с вентиля 8.

Разностный сигнал поступает на двоичный модулятор 4, в котором в соответствии со знаком этого сигнала формируется последовательность прямо- 4О угольных импульсов, где импульсам соответствуют интервалы времени, в течение которых входной сигнал превышает аппроксимирующий сигнал, а паузам — интервалы времени, в течение которых входной сигнал меньше аппроксимирующего. Последовательность прямоугольных импульсов, являющаяся выходным сигналом кодирующего узла 1, поступает также на интегратор 5, где формируется аппроксимирующее напряжение, и на дешифратор 7 меандра.

Если первая производная сигнала равна нулю, что соответствует медленному изменению входного сигнала, то

55 последовательность прямоугольных импульсов представляет собой меандр.

Если длина меандра равна или превышает i%-тактов,ото на выходе дешифрато1095395

Рва t следовательности импульсов является сигнал, отражающий истинное значение исходного сигнала.

Дешифратор 7 меандра кодирующего узла 1 работает следующим образом. 5

Выходная импульсная последовательность записывается в сдвиговый регистр

14. Соседние разряды регистра 14 складываются по модулю два сумматорами

13-1-13-> Сигналы с выходов суммато-10 ров 13-1-13-11 поступают на элемент

12 И.

Если выходная последовательность импульсов отличается от меандра хотя бы в двух соседних разрядах регистра

14, то в них будут записаны логические единицы или нули, и .по крайней мере на выходе одного из сумматоров

13-1-13-11 будет логический ноль, следовательно,на выходе элемента 12 Й будет логический ноль, импульс управления вентилей 8, 9 отсутствует и коррекция не происходит.

Если импульсная последовательность представляет собой меандр, то на входах каждого сумматора 13-1-13-л будут логический ноль и логическая единица, следовательно, на выходах всех сумматоров 13-1-13-h- логические единицы и на выходе элемента

12 И тоже логическая единица, иэ которой формирователь 11 формирует импульс управления.

Дешифратор 15 меандра декодирующего узла 2 аналогичен дешифратору 7 меандра кодирующего узла 1 °

Таким образом, в результате замены аналогового алгоритма формирования сигнала коррекции цифровым повышается достоверность преобразования.

1095395 Ðèêг

Составитель С. Кривуценко

Редактор Л. Веселовская Техре С .Мигунова. Корректор А. Ференц

Заказ 3622/42 Тирал 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, Иосква, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ултород, ул. Проектная, 4