Формирователь сигналов записи и считывания

 

ФОРМИРОВАТЕЛЬ СИГНАЛОВ ЗАПИСИ И СЧИТЫВАНИЯ, содержащий переключающие транзисторы спервого по двенадцатый, первый управляющий транзистор, источники тока, резисторы и усилительные транзисторы с первого по пятый, эмиттеры которых соединены с первьдми выводами резисторов с первого по пятый, а базы с первым выводом шестого резистора и эмиттером первого переключающего резистора, коллектор которого соединен с первыми выводами резисторов с седьмого по девятый, коллекторами седьмого, восьмого, девятого и одиннадцатого переключающих транзисторов и шиной питания, причем второй вывод седьмого резистора подключен к базе одиннадцатого переключающего транзистора и коллекторам второго и третьего переключающих транзисторов, эмиттеры которых соединены с коллекторами пятого усилительного транзистора и эмиттером шестого переключающего транзистора,коллектор которого подключен к второму выводу восьмого резистора, базе седьмого переключающего транзистора и коллектору четвертого переключающего транзистора , эмиттер которого соединен с коллектором четвертого усилительного транзистора и эмиттером пятого переключающего транзистора, коллектор которого подключен к второму выводу девятого резистора, коллектору третьего усилительного транзистора и базам восьмого и переключающих транзисторов, эмиттеры которых соединены соответственно с эмиттером второго усилительного, эмиттером седьмого переключающего и базой десятого переключающего транзисторов и с эмиттером первого усилительного, эмиттером одиннадцатого переключающего и базой двенадцатого переключающего транзисторов , первые выводы первого и второго источника тока и вторые выводы резисторов с первого по шестой подключены к шине нулевого потенциала, база второго переключающего транзис (Л тора является информационным входом формирователя, базы третьего и четвертого переключающих транзисторов являются первым управляющим входом формирователя, базы пятого и шестого переключающих транзисторов являются входом опорного напряжения, первый вывод десятого резистора соединен с шиной питания и коллектором первого управляющего транзистора, база которой и второй вывод десятого резисто00 00 СП tsP раявляются вторым управляющим входом формирователя,а эмиттер является одним из адресных выходов формирователя , коллекторы десятого и двенадцатого переключающих транзисторов являются соответственно единичным и нулевым контрольными выходами формирователя/ отличающийс я тем, что, с целью повышения быстродействия формирователя, в него введены управляющие транзисторы с второго по шестой, стабилизирующие транзисторы с первого по пятый, третий источник тока, диод и резисторы с одиннадцатого по семнадцатый, причем эмиттер первого стабилизирующего транзистора соединен с первым выводом одиннадцатого резистора, а

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

1(5!) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3595587/18-24 (.22) 27.05.83 (46) 15.09.84. Бюл. Р 34 (72) М.О.Ботвиник, И.В.Черняк, Ю.Н.Еремин и M.Ï.Ñàõàðoâ (53) 681,327. (088.8) (56) 1.Тарабрин Б. В ° и др. Справочник по интегральным микросхемам. М., Энергия, 1981, с. 307.

2.Немудрон В.Г. и др. Быстродействующие БИС на переключателях тока.

М., Радио и связь, 1982, с. 100105, 131-133 (прототип). (54) (57) ФОРМИРОВАТЕ1!Ь СИГНАЛОВ 3АПИСИ И СЧИТЫВАНИЯ, содержащий переключающие транзисторы с первого по двенадцатый, первый управляющий транзистор, источники тока, резисторы и усилительные транзисторы с первого по пятый, эмиттеры которых соединены с первыми выводами резисторов с первого по пятый, а базы— с первым выводом шестого резистора и эмиттером первого переключающего резистора, коллектор которогo соединен с первыми выводами резисторов с седьмого по девятый, коллекторами седьмого, восьмого, девятого и одиннадцатого переключающих транзисторов и шиной питания, причем второй вывод седьмого резистора подключен к базе одиннадцатого переключающего транзистора и коллекторам второго и третьего переключающих транзисторов, эмиттеры которых соединены с коллекторами пятого усилительного транзистора и эмиттером шестого переключающего транзистора, коллектор которого подключен к второму выноду восьмого резистора, базе седьмого переключающего транзистора и коллектору четвертого переключающего транзистора, эмиттер которого соединен с коллектором четвертого усилительного транзистора и эмиттером пятого переключающего транзистора, коллектор

„„SU„„1113852 которого подключен к второму выводу

I девятого резистора, коллектору третьего усилительного транзистора и базам восьмого и девятого переклю-. чающих транзисторов, змиттеры которых соединены соответственно с змиттером второго усилительного, эмиттером седьмого переключающего и базой десятого переключающего транзисторов и с змиттером первого усилительного, змиттером одиннадцатого переключающего и базой двенадцатого переключающего транзисторов, первые выводы первого и второ-го источника тока и вторые выводы резисторов с первого по шестой подключены к шине нулевого потенциала, О база второго переключающего транзистора является информационным входом формирователя, базы третьего и четвертого переключающих транзисторов являются первым управляющим входом формирователя, базы пятого и шестого Я переключающих транзисторов являются входом опорного напряжения, первый >® вывод десятого резистора соединен с шиной питания и коллектором первого управляющего транзистора, база кото- фииий рой и второй вывод десятого резисто-, ра являются нторым управляющим входом формирователя,а эмиттер является QQ одним из адресных выходов формирователя, коллекторы десятого и двенадцатого переключающих транэисто- 1 ) ров являются соответственно единичным и нулевым контрольными выходами формирователя, о т л и ч а ю щ и и с .я тем, что, с целью повышения быстродействия формирователя, в него введены управляющие транзисторы с второго по шестой, стабилизирующие транзисторы с первого по пятый; третий источник тока, диод и резис-. торы с одиннадцатого по семнадцатый, причем эмиттер первого стабилизирующего транзистора соединен с первым выводом одиннадцатого резистора, а

1113852

5 0

15 база подключена к первому выводу двенадцатого резистора и базе второго стабилизирующего транзистора, эмиттер которого соединен с первым выводом тринадцатого резистора, второй вывод которого подключен к первому выводу четырнадцатого резистора, второй вывод которого соединен с базой третьего и коллектором четвертого стабилизирующих транзисторов, коллектор третьего стабилизирующего транзистора подключен к первым выводам шестнадцатого и семнадцатого резисторов, а змиттер — к первому выводу пятнадцатого резистора и базам четвертого и пятого стабилизирующих транзисторов, эмиттеры которых, второй вывод пятнадцатого резистора и первый вывод третьего источника тока соединены с шиной нулевого потенциала, коллектор пятого стабилизирующего транзистора подключен к катоду диода, анод котороИзобретение относится к вычислительной технике и может быть использовано при создании полупроводниковых .интегральных схем памяти.

Известен формирователь сигналов записи и считывания, содержащий транзисторы с первого по восьмой и резисторы, причем коллекторы первого и второго транзисторов подключены соответственно к первым выводам перного и второго резисторов, вторые выводы которых, коллекторы транзисторов с третьего по шестой и первые выводы третьего и четвертого резисторов соединены с шиной нулевого потенциала, эмиттеры первого и второго транзисторов соединены с первым выводом пятого резистора, а базы соответственно с базами третьего и четвертого транзисторов, эммитеры которых подключены к первым выводам шестого и седьмого резисторов, эмиттеры пятого и шестого транзисторов соединены с первыми выводами восьмого и девятого резисторов, а базы— соответственно с вторыми выводами третьего и четвертого резисторов и коллекторами седьмого и, восьмого транзисторов, эмиттеры которых подключены к первому выводу десятого резистора, а базы являются одними иэ входов формирователя, вторые выводы резисторов с пятого по десятый подключены к шине питания, другими входами формирователя являются базы первого и второго транзисторов, ro соединен с базой первого переключающего транзистора и вторым вынодом шестнадцатого резистора, коллекторы первого и второго стабилизирующих транзисторов и вторые выводы двенадцатого и семнадцатого резисторов подключены к шине питания, эмиттеры управляющих транзисторов с второго по четвертый соединены с вторыми выводами источников тока с первого по третий, а базы являются третьим управляющим входом формирователя, базы пятого и шестого управляющих транзисторов подключены к второму выводу одиннадцатого резистора и коллектору второго управляЬщего транзистора, коллекторы— к шике питания, а эмиттеры — соответственно к коллекторам второго и четвертого управляющих транзисторов и эмиттером двенадцатого и десятого переключающих транзисторов и являются адресными выходами формирователя. а выходами — эмиттеры транзисторов с третьего по шестой 511 °

Недостатком этого формирователя является низкое быстродействие.

Наиболее близким к предагаемому является формирователь сигналов записи и считывания, состоящий из первого и второго источников тока, первые концы которых соединены с шиной земля, которая подключена к первым концам первого — шестого резисторов, вторые концы которых соединены соответственно к эмиттерам первого — пятого транзисторов, базы которых соединены с вторым концом шестого резистора и эмиттером шестого транзистора, коллектор которого соединен с шиной питания и седьмым резистором, второй конец которой соединен с коллектором седьмого транзистора, база которого соединена с входом Э ", а эмиттер — с коллектором пятого транзистора и эмиттером восьмого транзистора, коллектор которого соединен с коллектором седьмого транзистора, а база — с входом ЗП/СЧ и базой девятого транзистора, эмиттер которого соединен с коллектором четвертого транзистора и эмиттером десятого транзис30 тора, база которых соединена с входом Мщу и базой одиннадцатого транзистора, эмиттер которого соединен с эмиттером восьмого транзистора, а коллектор - c коллектором девятого транзистора, базой двенадцатого тран1113852 зистора и восьмым резистором, второй конец которого соединен с шиной пи тания и первым концом девятого резистора, второй конец которого соединен с коллектором десятого и третьего транзисторов, а также с базами тринадцатого и четырнадцатого транзисторов, коллекторы которых соединены с шиной питания и коллектором двенадцатого транзистора, эмиттер которого соединен с эмиттером три- 10 надцатого транзистора, коллектором второго транзистора и базой пятнадцатого транзистора, коллектор которого соединен с выходом 1, а эмиттер — с первой разрядной шиной, 15 к которой подключен первый эмиттер первого двухэмиттерного транзистора, второй эмиттер которого включен в цепь хранения, а база соединена с коллектором второго двухэмиттерного транзистора, катодом первого диода и десятым резистором, второй конец которого соединен с анодом первого диода, шиной строки и эмиттером шестнадцатого транзистора, база котого соединена с входом X4. и через одиннадцатый резистор с коллектором шестнадцатого транзистора, шиной питания и коллектором семнадцатого транзистора, база которого соединена с коллектором восьмого транзистора, а эмиттер — с эмиттером четырнадцатого транзистора, коллектором первого транзистора и базой восемнадцатого транзистора, коллектор которого соединен с выходом "О ", а 35 эмиттер — c второй разрядной шиной,к которой подключен первый змиттер второго двухэмиттерного транзистора, второй эмиттер которого включен в цепь хранения, а база соединена с катодом 4р второго диода и первым концом двенадцатого резистора, второй конец которого соединен с анодом второго диода и шиной строка, кроме того первая разрядная шина соединена с 4 вторым концом первого источника тока и эмиттером девятнадцатого транзистора, коллектор которого соединен с шиной питания, а база с выходом Y и базой двадцатого транзистора, эмиттер которого соединен с вторым концом второго источника тока и второй разрядной шиной, а коллектор— с шиной питания и коллектсром шестого транзистора, база которого соединена через тринадцатый резистор с 55 шиной питания, а через три последовательно включенных в прямом направлении диода — с шиной земля Г21, Недостатками этого формирователя сигналов записи и считывания являют- 60 ся низкие быстродействие при считывании и процент выхода годных ИС .при их изготовлении, связанные с тем, что разность уровней напряжения, формируемая цепью строка 65 разрядная шина иа ячейку памяти, сильно меняется от образца к образцу, а также в диапазоне рабочих температур из-за того, что большой ток выбранной строки, протекая через транзистор, формирующий сигнал записи и считывания строки, создает своим базовым током довольно зиа. .:— тельное падение напряжения иа резисторе в цепи его базы, .сильно зависящее от тока записи и считывания строки, который сильно меняется в диапазоне рабочих температур, от разброса коэффициента усиления транзистора.

Цель изобретения — повышение быстродействия формирователя при считывании.

Поставленная цель достигается тем, что в формирователь сигналов записи и считывания, содержащий переключающие транзисторы с первого по двенадцатый, первый управляющий транзистор, источники тока, резисторы и усилительные транзисторы с первого по пятый, эмиттеры которых соединены с первыми выводами резисторов с первого по пятый, а базы— с первым выводом шестого резистора и змиттером первого переключающего транзистора, коллектор которого соединен с первыми выводами резисторов с седьмого по девятый, коллекторами седьмого, восьмого, девятого и одиннадцатого переключающих транзисторов и шиной питания, причем вывод седьмсго резистора подключен к базе одиннадцатого переключающего транзистора и коллекторам второго и третьего переключающих транзисторов, зммитеры которых соединены с коллектором пятого усилительного транзистора и эмиттером шестого переключающего транзистора, коллектор которого подключен к второму выводу восьмого резистора, база седьмого переключающего транзистора и коллектор „ четвертого переключающего транзистора, эмиттер которого соединен с коллектором четвертого усилительного транзистора и эмиттером пятого ,переключающего транзистора, коллектор которого подключен к второму выводу девятого резистора, коллектору третьего усилительного транзистора и базам восьмого и девятого переключающих транзисторов, эмиттеры которых соединены соответственно с эмиттером второго усили,тельного, эмиттером седьмого переклю,чающего и базой десятого переключающего транзисторов и с эмиттером первого усилительного, эмиттером одиннадцатого переключающего и базой двенадцатого переключающего тран зисторов, первые выводы первого и второго источников тока и вторые

1113852 выводы резисторов с первого по шес-той подключены к шине нулевого потенциала, база второго переключаю.— щего транзистора является информационным входом формирователя, базы третьего и четвертого переключающих транзисторов являются первым управляющим входом формирователя, базы пятого и шестого переключающих транзисторов являются входом опорного напряжения, первый вывод десято- 10

ro e HoTo ooe HH H c шиной питания и коллектором первого управляющего транзистора, база которого и второй вывод десятого резистора являются вторым управляющим входом фор- 5 мирователя, а эмиттер является одним из адресных выходов формирователя, коллекторы десятого и двенадцатого переключающих транзисторов являются соответственно единичным и нулевым контрольными выходами формирователя, введены управляющие, транзисторы с второго по шестой, стабилизирующие транзисторы с первого по пятый, третий источник тока, диод и резисторы с одиннадцатого по семнадцатый, причем эмиттер первого стабилизирующего транзистора соединен с первым выводом одиннадцатого резистора, а база подключена.к первому выводу двенадцатого резистора и базе вто- N рого стабилизирующего транзистора, эмиттер которого соединен с первым выводом тринадцатого резистора, второй вывод которого подключен к первому выводу четырнадцатого резистора, 35 второй вывод которого соединен с базой третьего и коллектором четвертого стабилизирующих транзисторов, коллектор третьего стабилизирующего транзистора подключен к первым выво- 4О дам шестнадцатого и семнадцатого резисторов, а эмиттер — к первому выводу .пятнадцатого резистора и базам четвертого и пятого стабилизирующих транзисторов, эмиттеры которых, второй вывод пятнадцатого резистора и первый вывод третьего источника тока соединены с шиной нулевого потенциала, коллектор пятого стабилизирующего транзистора подключен к катоду диода, анод кото- 50 рого соединен с базой первого переключающего транзистора и вторым выводом шестнадцатого резистора, коллекторы первого и второго стабилизирующих транзисторов и вторые вы- 55 воды двенадцатого и семнадцатого резисторов подключены к шине питания, эмиттеры управляющих транзисторов с второго по четвертый соединены с вторыми выводами источников то- gp ка с первого по третий, а базы являются третьим управляющим входом формирователя, базы пятого и шестого управляющих транзисторов подключены к второму выводу одиннадцатого резис-65 тора и коллектору второго управляющего транзистора, коллекторы - к шине питания, а эмиттеры - соответственно к коллекторам второго и четвертого управляющих транзисторов и э.нттерам двенадцатого и десятого переключающих транзисторов и являются другими адресными выходами формирователя °

На чертеже представлена принципиальная схема предложенного формирователя.

Формирователь содержит первый 1 и второй 2 источники тока, резисторы 3-8 с первого по шестой, усилительные транзисторы 9-13 с первого по пятый,первый переключающий транзистор 14, седьмой резистор 15, переключающие транзисторы 16-21 с второго по седьмой., восьмой 22 и девятый 23 резисторы, переключающие транзисторы 24-26 с восьмого по десятый.

На чертеже показана ячейка памяти, состоящая из запоминающих транзисторов 27 и 28, диодов 29 и 30 и резисторов 31 и 32.

Формирователь содержит также одиннадцатый ЗЗ и-двенадцатый 34 переключающие транзисторы, первый управляющий транзистор 35, десятый резистор 36 управляющие транзисторы 37-39 с второго по четвертый, третий источник 40 тока, пятый 41 и шестой 42 управляющие транзисторы, одиннадцатый резистор 43, первый стабилизирующий транзистор 44, двенадцатый резистор 45, второй стабилизирующий транзистор 46, тринадцатый 47 и четырнадцатый 48 резисторы, третий 49 и четвертый 50 стабилизирующие транзисторы, пятнадцатый резистор 51, пятый стабилизирующий транзистор 52, диод 53, шестнадцатый 54 и семнадцатый 55 резисторы.

На чертеже обозначены первый 56, второй 57 и третий 58 управляющие и информационный 59 входы формирователя, вход 60 опорного напряжения формирователя, шина 61 питания и шина 62 нулевого потенциала, выходы

63, 64 и 65 формирователя.

К выходам 63 и 64 подключаются разрядные шины ячейки памяти, а к выходу 65 — шина строки.

Формирователь сигналов записи и считывания работает следующим образом.

Уровни записи и считывания формируемые на транзисторах 9-13, 16-21, 24, 25 и 33 и резисторах 3-7, 15,22 и 23 определяются отношениями резисторов: уровень з аписи 0 ;

lll385?

Н22 уровень записи 1 ;

R6 уровень считывания

R8 с учетом напряжения на объединенных базах транзисторов 11,12 и 13, задаваемого транзисторами 46, 49 и 50, диодом 53 и резисторами 48, 47, 51, 54 и 55 °

Учитывая сдвиг этих уровней на транзисторах 26 и 34, уровни сигналов, формируемые на разрядных выхо- 15 дах 63 и 64 можно записать в виде

R л"5

Ug р = пллт — (U2 "Юэв) J — Ъ ЭЗ

6 — Uy> (уровень сигнала записи);

Uc.p Ест ((02 04эл5) ) UÃý 25

В л5 R

5 — U4 (уровень сигнала считывания), 25 где Е„лл

I напряжение питания на шине 61; напряжение на базах транзисторов 11, 12 и 13;

04-5 U@ 5I,U — падение напряжения на переходах база-эмиттер транзисторов 33, 34 и 35.

С учетом того,что падение напряжения Ц, на переходах база-эмиттер различных транзисторов в интегральной технологии с большой степенью точности выдерживается одинаковыми, можно записать

Л5 ()о )

Ry

R25 (48 — 0 )

2Uo 1

Пвр. Евин.

Uc.p Епллт. где U — падение напряжения на переходах база-эмиттер транзисторов.

Напряжение UII определяется источником стабилизирующего напряжения иа транзисторе 44 и резисторе

45, которые применяются в качестве отслеживающего элемента, моделирующего сдвиг уровня строки ячейки памяти за счет изменения тока строки в диапазоне рабочих температур, изменения коэффициента усиления транзисторов в диапазоне рабочих температур,а также от разброса коэффициента усиления транзисторов, получаемого в техпроцессе. Транзистор с резисто- 60 ром 32 формируют уровень сигнала на выходе 65, позволяя отслеживать уровень сигнала синхронно с изменением уровня, сформированного на шине стРоки, тем самым повышая быстродей-, 5 стние формирователя и, кроме того, (а это является самым главным) выбирая ток, задаваемый в эмиттер транзистора 44 со всех выбранных разрядов ячеек памяти (покаэан лишь один разряд, выполненный на транзисторах 27 и 2Ì, равный току через транзистор 35, получим на резисторе 45 падение напряжения, абсолютно идентичное падению напряжения на реэис-i торе 36 в любых условиях и для любого экземпляра ИС. Таким образом, напряжение на коллекторе транзистора 52 будет повторять напряжение на его коллекторе, равное 20,,но превышая его на величину падения напряжения на резисторе 45, так как в цепи коллектора транзистора 52 нагрузка идентична нагрузке в цепи коллектора транзистора 50 за вычетом цепи, моделирующей падение напряжения на резисторе 36. .Поэтому напряжение на базе транзистора 14 равно

= 3U. — U<„„

Для того, чтобы исключить в дальнейшем при работе формирователя в диапазоне рабочих температур насыщение транзисторов 16-20 (что снизило бы его быстродействие), сдвигают первоначальный уровень сигнала записи и считывания на 0,25 U путем подключения коллектора транзистора

49 к общей точке резисторов 54 и 55, Таким образом, напряжение на базе транзистора 14 равно

2i75Uo + () а отсюда

U 1 к75()о + Пр 2 ° 8

С учетом того, что

В

1,5л

Ra 28

0 75, Rs получается уровень записи на разрядной шине

Ър = EIIII> (3 <125 л- lл,5UII ) У уровень считывания на разрядной шине

U р = Еял — (2,560„л- 0,75UII52) °

С учетом уровня сформированного на шине строки, т.е. выходе 65

UcIp0IcII = @ ит (UII "акр

1113852 ситуации обеспечивается сигнал считывания на транзисторы 27 и 28, диоды 29 и

ЗО и резисторы 31 и 32 подаются уровни

Составитель Т.Зайцева

Редактор Л.Алексеенко Техред Ж.Кастелевич Коррект р о О.Луговая

Заказ 6626/43 Тираж 574 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП Патент!, г.Ужгород, ул.Проектная,4

Цдщ си = 4т бки — Uy p = 2р,1 2 5Uo +

+ 0,5U >>, т.е. всего лнгь на

О, 1250 + О, 5Uq больше 2Ц„необходимого для записи, обеспечивая этим высокую помехоустойчивость, исключая ложную запись на переходных процессах при переключении, тем самым,резко повышается процент выхода годных ИС в техпроцессе.

Кроме того, процент выхода повышается за счет исключения ситуации, когда иэ-за изменения уровня сигнала, сформированного на выходе 65, разность между уровнем сигналов строк и на разрядной шине становится меньше 2U„, приводя к тому, что информация перестает записываться в ячейку памяти. Для исключения этой

Umurveauu9 Uczpoeu Uq,Ð. 1ю,56Uo

О, 25U> т.е. уровень сигнала считывания поддерживается оптимальным с точки зрения быстродействия с одновременным уменьшением в четыре раза изменения

его вследствие изменения коэффициентов усиления транзисторов в диапазо, не рабочих температур, изменения разброса коэффициентов усиления транзисторов в техпроцессе и изменения тока,. протекающего через шину

15 строки в диапазоне рабочих температур.

Технико-экономическое преимущество предложенного формирователя сигналов записи и считывания заключается в повышении его быстродействия по сравнению с прототипом.