Генератор случайного процесса

 

ГЕНЕРАТОР СЛУЧАЙНОГО ПРОЦЕССА , содержащий первый блок памяти, информационный.вход которого является информационным входом генератора, выход первого блока памяти соединен с информационным входом первого регистра памяти, выход которого соединен с входом уменьшаемого вычитателя, входом первого цифроаналогового преобразователя и с информационным входом второго регистра памяти, выход которого соединен с входом вычитаемого вычитателя, выход первого цифроаналогового преобразователя соединен с первым входом компаратора, выход которого соединен с единичным входом триггера, единичный и нулевой выходы которого соединены соответственно с первым и вторым знаковыми входами второго цифроаналоговога преобразователя , выход которого соединен с первым входом задания начальных условий интегратора, выход которого соединен с вторым входом компаратора, генератор тактовых импульсов, первый одно-, вибратор, выход которого соединен со считывающим входом первого блока памяти и входом второго одновибратора, выход которого соединен с синхронизирующими входами первого и второго регистров памяти и входом третьего одновибратора, выход которого соединен с нулевым входом триггера, о тличающийся тем, что, с целью расширения амплитудного и частот ного диапазонов формируемого процесса , он содержит второй блок памяти, умножитель, аттенюатор, делитель частоты и счетчик, счетньм вход и выход, которого соединены соответственно с выходом генератора тактовых импульсов и входом первого одновибратора, выход которого Через делитель частоты соединен со считывающим входом второго блока памяти, информационный вход которого подключен к информационному входу генератора, а выход jBToporo блока памяти соединен с управf ляющим входом счетчика, с информационным входом второго цифроаналогового преобразователя, с управляющим входом аттенюатора и с первым входом умножителя , второй вход и выход которого соединены соответственно с выходом вычитателя и вторым информационным входом интегратора, выход которого соединён с информационным входом аттенюатора, выход которого является выходом генератора.

СОЮЗ СОВЕТСКИХ

РЕСПУБЛИН (19) (11) З151) G 06 F 7/58

« ч-ч» «»»» . 1»,,"

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР .

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬГПФ (21) 3610418/18-24 (22) 20.04.83 (46) 23.10.84. Бюл. У 39 (72) В.Е.Ямный, В..Н.Чуясов, А.Я.Чухнин и А.М.Широков (71) Белорусский государственный университет им. В.И.Ленина (53) 681.325(088.8) (56) 1. Патент Великобритании

У 1404587, кл. С 4 D, 1978.

2. Авторское свидетельство СССР

P- 864305, кл. G 06 F 7/58, 1979 (прототип). (54)(57) ГЕНЕРАТОР СЛУЧАЙНОГО ПРОЦЕССА, содержащий первый блок памяти, информационный вход которого являет- ся информационным входом генератора, выход первого блока памяти соединен с информационным входом первого регистра памяти, выход которого соединен с входом уменьшаемого вычитателя, входом первого цифроаналогового преобразователя и с информационным входом второго регистра памяти, выход которого соединен с входом вычитаемо. го вычитателя, выход первого цифроаналогового преобразователя соединен с первым входом компаратора, выход которого соединен с единичным входом триггера, единичный и нулевой выходы которого соединены соответственно с первым и вторым знаковычи входами второго цифроаналогового преобразова" теля, выход которого соединен с первым входом задания начальных условий интегратора, выход которого соединен с вторым входом компаратора, генератор тактовых импульсов, первый одно-, вибратор, выход которого соединен со считывающим входом первого блока памяти и входом второго одновибратора, выход которого соединен с синхронизирующими входами первого и второго регистров памяти и входом третьего одновибратора, выход которого соединен с нулевым входом триггера, о тл и ч а ю шийся тем, что, с целью расширения амплитудного и частот ного диапазонов формируемого процесса, он содержит второй блок памяти, умножитель, аттенюатор, делитель частоты и счетчик, счетный вход и выход. которого соединены соответственно с выходом генератора TaKTOBbrx импуль- чФ У сов и входом первого одновибратора, С выход которого через делитель частоты соединен со считывающим входом

Ф второго блока памяти, информационный вход которого подключен к информационному входу генератора, а выход

Г торого блока памяти соединен с управляющим входом счетчика, с информационным входом второго цифроаналогового преобразователя, с управляющим входом аттенюатора и с первым входом. умножителя, второй вход и выход которого соединены соответственно с выходом вычитателя и вторым информационным входом интегратора, выход которого соединен с информационным Ъ» входом аттенюатора, выход которого является выходом генератора.

1120323, Изобретение относится к вычислительной технике и может найти применение при моделировании быстропроте- кающих случайных процессов.

Известен генератор случайного процесса„ содержащий блоки памяти, интегратор, цифроаналоговый преобразователь, блок управления и регистры памяти Г1 3.

Недостатком этого генератора является узкий частотный диапазон.

Наиболее близким к изобретению является генератор случайного процесса, содержащий первый блок памяти,15 информационный вход которого является информационным входом генератора, выход первого блока памяти соединен с информационным входом первого регистра памяти, выход которого соеди- ур нен с входом уменьшаемого вычитателя, входом первого цифроаналогового преобразователя и с информационным входом второго регистра памяти, выход которого соединен с входом вычи- 25 таемого вычитателя, выход первого цифроаналогового преобразователя соединен с управляющим входом компаратора, выход которого соединен с единичным входом триггера, единичный и нулевой выходы которого соединены оответственно с первым и вторым знаковыми входами второго цифроана1погового преобразователя, выход которого соединен с управляющим входом

35 интегратора, выход которого соединен с информационным входом компаратора, генератор тактовых импульсов, первый однонибратор, выход которого соединен со считывающим входом первого блока памяти и входом второго одновибратора, выход которого соединен с синхронизирующими входами первого и второго регистров памяти и входом третьего одновибратора, выход которого соедиД5 нен с нулевым вхоцом триге1 аг2 1.

Однако известный генератор имеет узкие амплитудный и частотный диапазоны.

Целью изобретения является расши5О рение амплитудного и частотного диапазонов моделируемого процесса.

Поставленная цель достигается тем, .:то генератор случайного процесса, содержащий первыи блок памяти, ин55 формационный вход которого является информационным входом генератора, выход первого блока памяти соединен с информационным нходом первого регистра памяти, выход которого соединен с входом уменьшаемого нычитателя входом первого цифроаналогового преобразователя и с информационным входом второго регистра памяти, выход которого соединен с входом нычитаемого вычитателя, выход первого цифроаналогового преобразователя соединен с первым входом компаратора, выход которого соединен с единичным входом триггера, единичный и нулевой выходы которого соединены соответственно с первым и вторым знаковыми входами второго цифроаналогового пре. образователя, выход которого соединен с первым входом задания начальных условий интегратора, выход которого соединен с вторым входом компаратора, генератор тактоных импульсов, первый одновибратор, выход которого соединен со считывающим входом первого блока памяти н входом второго одновибратора, выход которого соединен с синхронизирующими входами первого и второго регистров памяти и входом третьего однонибратора, выход которо— го соединен с нуленым входом триггера, ннедены второй блок памяти, умножитель, аттенюатор, делитель частоты и счетчик, счетныи вход и выход которого соединены соответственно с выходом генератора тактовых импульсов и входом первого одновибратора, выход которого через делитель частоты соединен со считывающим входом второго блока памяти, информационный вход которого подключен к информационному входу генератора, а выход второго блока памяти соединен с управляющим входом счетчика, с информационным входом второго цифроаналогового преобразователя> с управляющим входом аттенюатора и с первым входом умножителя, второй вход и выход которого соединены соответственно с выходом вычитателя и с вторым информационным входом интегратора, выход которого соединен с информационным нхоцом аттенюатора, выход которого является выходом генератора.

На чертеже приведена блок-схема предлагаемого генератора.

Генератор содержит первый блок памяти, регистры 2 и 3 памяти, нычитатель 4, умножитель 5, интегратор б, аттенюатор 7,, блок 8 синхронизации, цифроаналогоный пребразователь (ЦАП) 9

1 з 1120 компаратор 10, триггер 11 и ЦАП 12.

Блок 8 синхронизации содержит генератор 13 тактовых импульсов и одновибраторы 14 — 16. Кроме того, генератор содержит второй блок 17 памяти а блок 8 синхрончзации — управляемы11 счетчик 18, выход 19 и делитель 20 частоты.

Генератор работает следующим образом.

Данные об ординатах процесса заносятся в блоки 1 и 17 памяти.

До начала формирования сигнала регистры 2 и 3 находятся в нулевом

15 состоянии. Число на выходе вычитателя 4 равно О, поэтому сигнал на выходе умножителя также равен "О" (один из множителей — нуль). Сигнал на выходе ЦАП 9 "О", а напряжение на выходе интегратора 6 может быть не равным нулю, поэтому компаратор 10 опрокидывается в соответствии со знаком на выходе интегратора 6, а по тактовому импульсу от блока 8 синхронизации (выход одновибратора 16) триггер 11 также опрокидывается и устанавливает такую полярность напряжения на выходе IJAII 12, чтобы скомпенсировать напряжение на выходе интегра30 тора 6. Импульсы от одновибратора 16 поступают на триггер 11 непрерывно, поэтому если на выходе интегратора 6 происходит перекомпенсация, то сра-. батывают компаратор 10 и триггер 11, а на выходе ЦАП 12 изменяется полярность компенсирующего напряжения.

При воспроизведении сигнала с постоянными интервалами между ординатами.

Данные от блока 1 памяти последова— тельно поступают на регистры 2 и 3. 40

Разница кодов месяцу двумя соседними ординатами поступает на вторые входы умножителя 5, на первые входы которого поступает какое-либо число от блока 17 памяти (величина этого числа 45 не принципиальна для объяснения этого такта работы устройства). Разница кодов преобразуется ЦАП 5 в аналоговую величину и интегрируется интегратором 6. Одновременно на вход ЦАП 9 последовательно поступают коды ординат формируемого сигнала. Этот ЦАП является эталонным и служит для компенсации ошибок интегратора, Непременным условием правильной 55 работы является полная компенсация ошибки интегратора во время формирования сигнала между следующими орди323 натами. В противном случае возникает прогрессирующая ошибка. Перекомпенсация устраняется на следующем интервале и т.д. Таким образом, напряжение на выходе устройства представляет собой сигнал с линейной интерполяцией между ординатами, причем ошибки интегрирования скомпенсированы, Преимущества устройства для воспроизведения сигнала с переменными интервалами между выборками аналогич1ны адаптивному аналого-цифровому преобразователю, когда передаются или

С. записываются только существенные ор-, динаты в зависимости от частотного спектра сигнала. Интервалы между медленно изменяющимися сигналами больше, чем для быстро изменяющихся, 1 при этом количество ординат, а следовательно, и объем ЗУ уменьшаются.

Одновременно с записью существенных ординат сигнала записывают или передают величину интервала между ними.

В принципе, переменный интервал между ординатами не обязательно должен быть .для каждой выборки, а может быть для группы выборок.

Работа устройства с переменными интервалами между выборками позволяет расширить частотный динамический диапазон вопроизведения сигнала, Что эквивалентно увеличению длительности формируемого сигнала с сохранением высокочастотных колебаний на нем при заданном объеме блока 1 памяти.

Для реализации принципа переменного масштаба времени необходимо изменять частоту тактового генератора, а в случае линейной интерполяции изменять также и ток на входе интегратора, чтобы за большее время между выборками напряжение на интеграторе изменилось только на величину разности между значениями ординат.

При работе устройства с переменными интервалами между выборками информация о длительности интервала, записанная в блок 17 памяти, поступает на первые входы умножителя 5 и изменяет величину напряжения на его выходе, при этом изменяется скорость заряда напряжения на выходе интегратора 6. Так как интервал между выборками увеличился, то за большее время компенсирующий сигнал с выхода ЦАП 12 изменит напряжение на выходе интегратора 6 больше допустимо1120З2З

Ю и Ф к ык вниихи аказ 7743 36 Типаж 698 Подписное

Филиал ПНП атент", r.Óèãîðoä, ул.Проектная, 4

ro поэтому одновременно с изменени. ем масштаба преобразования ЦАП 5 .необходимо изменить масштаб преобразования ЦАП 12.

Для обеспечения правильной синхро низации всего устройства, т.е. уве— личения интервала между выборками, сигнал с выхода запоминающего блока служебной информации одновременно изменяет коэффициент деления счетчи- ка с переменным коэффициентом деления.

Если этот новый интервал сохраняется в течение времени формирования сигнала между несколькими ординатами, то с целью экономии объема блока 17 памяти информация об интервале между выборками считывается реже, чем информация о величине выборок считывается с выхода блока 1 памяти. Для этого сигнал с выхода одновибратора 14, который переключает адрес блока 1 памяти, делится в делителе 20 частоты и поступает на адресные входы блока 17 памя FH, Для правиль.1".. работы всего устройства служит блок 18 синхронизации, который с помощью одновибраторов 14-16 вырабатывает последовательность импульсов, поступающих на соответствующие входы блока 1 памяти, регистров 2 и 3, триггера 11 и делителя 20.

Одновременно запоминающий блок 17 памяти хранит информацию и о масштабе амплитуд, которая изменяет коэффициент передачи управляемого аттенюатора 7, тем самым расширя тся динамический диапазон устройства. Коэффициент пер дачи аттенюатора 7 постоянен в течение времени формирования нескольких ординат, Для уменьшения влияния помех от работы цифровой части устройства аттенюатор 7 должен быть конструктив20 но вынесен за пределы устройства, а цифровые сигналы должны иметь оптронные развязки.

Таким образом, в предлагаемом устройстве расширены частотный и амп- . литудный динамические диапазоны.