Устройство для определения среднеквадратического значения

 

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ СРЕДНЕКВАДРАТИЧЕСКОГО ЗНАЧЕНИЯ, содержащее первьй сумматор, регистр, вход синхронизации которого .соединен е входом синхронизации устройства , информационный вход регистра подключен к выходу первого сз мматора. отли гающее ся тем, что, с целью повьшения быстродействия, в него введены квадратор, второй сумматор , блок вычисления обратного значения, умножитель, вычитатель, первый вход которого является входом устройства, второй вход вычитателя объединен с входом блока вычисления обратного значения, входом первого сумматора и подключен к выходу регистра , которьй является выходом устройства , выход вычитателя соединен с входом квадратора и первьм входом второго сумматора, второй вход которого подключен к выходу умножителя, первый и второй входы которого соединены соответственно с выходом квад (Л ратора и выходом блока вычисления обратного значения.

СОЮЗ СОВЕТСКИХ

РЕСПУБЛИК

69) (И) дШ) Q 06 C 15/36

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ »

ОПИСАНИЕ ИЗОБРЕТЕНИЯ .

Н ABTOPGHOMY СВИДЕТЕЛЬСТВУ (21) 5620016/24-24 (22) 14.07.83 (46) 23.12.84. Бюл. В 47

- (72) В.Д. Гусев (71) Специальное конструкторское бюро "Виброприбор" (53) 681.333 (088.8) (56) 1. Авторское свидетельство СССР

)) 542997, кл. Cj 06 F 15/36, 1974.

2. Авторское свидетельство СССР

))» 842834, кл. С» 06 " 15/36, 1979 (прототип).. (54)(57) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

СРЕДНЕКВАДРАТИЧЕСКОГО ЗНАЧЕНИЯ, содержащее первый сумматор, регистр, вход синхронизации которого,соединен а входом синхронизации устройства, информационный вход регистра подключен к выходу первого сумматора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены квадратор, второй сумматор, блок вычисления обратного значения, умножитель, вычитатель, первый вход которого является входом устройства, второй вход вычитателя объединен с входом блока вычисления обратного значения, входом первого сумматора и подключен к выходу регистра, который является выходом устройства, выход вычитателя соединен с входом квадратора и первым входом второго сумматора, второй вход которого подключен к выходу умножителя, первый и второй входы которого соеди- s иены соответственно с выходом квадратора и выходом блока вычисления обратного значения.

С:

»3Оа77

30 вьгжсляемые знагдех„,, х,, х;,— чения, объем выборки, третьего члена

Мв ряд Маклорена до включительно

Йо1 f"(o)

<(zl""- Цо)+ — х

1! 2! (2) 40

55

Изобретение относится к вычислительной технике и может быть использовано в контрольно-сигнальной, испытательной и виброкалибровочной аппаратуре.

Известно устройство для определения среднеквадратичного значения, содержащее нуль-органы, блок управления, блок памяти, элемент ИЛИ, дешифраторы, линЕйный интегратор, генератор и квадратичный интегратор Ц

Однако это устройство не обеспечивает достаточной точности.

Наиболее близким к изобретению является устройство для определения среднеквадратичного значения, содержащее цифровой генератор. импульсов, линейный и квадратичный интеграторы. блок управления, регистры памяти, нуль-органы, сумматор, регистр и переключатель, причем блок управления состоит из элементов И, ИЛИ и счетчика.

Исходные числа образуются в специальном счетчике интегратора путем накопления последовательности тактовых импульсов.

Большинство функциональных узлов устройства имеют двойную разрядную сетку относительно отсчетов входного сигнала и отличаются сложной внутренней структурой.

Каждый нуль-орган представляет собой вычитатель, у которого в качестве выходного разряда использует- .З ся только знаковый разряд, а пере-. ключатель выполнен как многоразрядный электронный коммутатор (2) .

Недостатком устройства является низкое быстродействие.

Целью изобретения является повышение быстродействия устройства.

Цель изобретения достигается тем, что устройство, содержащее первый сумматор, регистр, вход синхронизации которого соединен с входом синхронизации устройства, информа ционный вход регистра подключен к выходу первого сумматора, введены квадратор второй сумматор, блок вычисления обратного значения, умножитель, вычитатель, первый вход которого является входом устройства, второй вход вычитателя объединен с входом блока вычисления обратного значения, входом первого сумматора и подключен к выходу регистра, который является выходом устройства, выход вычитателя соединен с входом квадратора и первым входом второго сумматора, второй вход которого подключен к выходу умножителя, первый и. второй входы которого соединены соответственно с выходом квадратора и выходом блока вычисления обратного значения.

На чертеже изображена схема уст10 ройства.

Устройство содержит первый сумматор 1, регистр 2, вычитатель 3, второй сумматор 4, квадратор 5, умножитель 6, блок 7 вычисления обратного

15 значения

В предложенном устройстве использовано новое соотношение г

Х;„-Х; х;„-х;)

m х;„=к+ „+

Яйх„ эквивалентное по точности классическому и реализуемое с помощью матриц.

Соотношение (1) получено разложением алгоритма

В качестве переменной принята величина (3) измер ений, формируется теор етич ески мгновенно после записи в регистр и установки на входе новых значений х и х„,.

Устройство работает следующим образом.

Указанные сигналы подаются на входы вычитателя 3, вырабатывающего разность х;„- х;, которая возводится в квадрат первым умножителем 6 и одновременно принимается на первый вход сумматора 4. Значение (х — х )

1+1 подается на первый вход умножителя

6, на второй вход которого поступает обратное значение числа х„, уменьшенное вдвое путем сдвига кода на один оазряд вправо в соответствии

Составитель И.Мухин

РедактоР С.ПатРУшева ТехРед ч.Палий КоРРектор М.Розман

Заказ 9612/36 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

3 1 с третьим членом алгоритма (1), т.е. — число 1/2 х, . На выходе умножителя 6 образуется произведение. (х;, — к,) /2 х.;, которое суммируется далее с разностью (х,, — х„ ) в сумматоре 4. Вновь образованная, сумма с выхода сумматора 4 подается со сдвигом íà log

1 поступает сумма второго и третьего членов алгоритма (1). На первый вход сумматора 1 подается х;, поэтому в итоге на выходе сумматора I образуется новое среднеквадратичноезначение х;+ сигнала, которое запишется в регистр 2 на смену предыду130877 4 щему, равному х>, с приходом синхроимпульса на управляющий вход регистра 2.

Смена значений входного сигнала, подаваемого на вход устройства, происходит одновременно с записью в регистр текущих средневадратичных значений сигнала.

1О- В отличие от известного устройства с большим количеством тактов обработки входного числа предложенное устройство определяет текущее среднеквадратичное значение сигнала, используя всего .один импульс. Быстродействие схемы, таким образом, у увеличивается на порядок, что достигается без ухудшения других важных

его характеристик таких, как точ20 ность вычислений и объем оборудования, которые остаются практически в тех же пределах, что и у известного устройства.