Ассоциативный параллельный процессор

 

АССОЩ1АТИВНЫЙ ПАРАЛЛЕЛЬНЫЙ ПРОЦЕССОР, содержащий сдвигатель, блок выходньк регистров, п операционкых .блоков, п устройств местного управления и устройство управл(ЕКИя, имеющее генератор тактовых импульсов , группу селекторов, два дешифратора и первую группу элементов И, при этом первые входы и выходы селекторов группы соединены соответственно с входом кода операции процессора и входами первого дешифратора, первые входы и выходы элементов И первой группы подключены соответственно к входу кода операции процессора и входам второго дешифратора, вход генератора тактовых импульсов соединен с входом кода операции процессора , а выход этого генератора подключен к входу управления записью сдвигателя и входам пуска устройств местного управления, причем вход управления сдвигом, вход управления выдачей информации, первый, .в.тот рой и третий выходы i-ro

СОЮЗ СОВЕТСНИХ

РЕСПУБЛИН

4(51) G 06 F !5/00

М9 т—

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ CCCP

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ, (2 ) 3379790/24-24 (22) 1!.01.81 (46) 07.07.85. Бюл, Ф 25 (72) А.Н. Мелихов, Л.С. Берштейн, И.М. Канаев и В.Д. Баронец (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 495664, кл. G 06 Р 7/00, 1975.

Патент Великобритании Р 1540996, кл. G 06 F 7/00, опублик. 1979.

Авторское свидетельство СССР

У 479114, кл. 0 06 F 15/00, 1975. (54) (57) АССОЦИАТИВНЫЙ ПАРАЛЛЕЛЬНЫЙ

ПРОЦЕССОР, содержащий сдвигатель, блок выходных регистров, и операционных блоков, и устройств местного управления и устройство управления, Имеющее генератор тактовых импульсов, группу селекторов, два дешифратора и первую группу элементов И, при этом первые входы и выходы селекторов группы соединены соответст.венно с входом кода операции процессора и входами первого дешифратора, первые входы и выходы элементов И первой группы подключены соответственно к входу кода операции процессора и входам второго дешифратора, вход генератора тактовых импульсов соединен с входом кода операции процессора, а выход этого генератора подключен к входу управления записью сдвигателя и входам пуска устройств местного управления, причем вход управления сдвигом, вход управления выдачей информации, первый, вто-. рой и третий выходы i-го (1с iап) устройства местного управления соединены соответственно с i-ым выходом готовности сдвигателя, i-ым выходом

„„SU„„ 1166128 A готовности блока выходных регистров, 1-ым входом синхронизации сдвигателя, i-ым входом синхронизации блока выходных регистров и управляющим . вх ом i-го операционного блока, информационный вход и первый информационный выход которого подключены соответственно к i-му информационному выходу первой группы сдвигателя и

i-му информационному входу первой группы блока выходных регистров, выход которого соединен с информационным выходом процессора, а информационный вход и выход признака приема сдвигателя подключены соответственно к информационному входу и управляющему выходу процессора, о т л и ч а ю шийся тем, что, с целью повышения быстродействия, он содержит п блоков сравнения, и блоков памяти, а устройство управления дополнительно содержит вторую и третью группы элементов И, регистр сдвига, :два выходных регистра, элемент ИЛИ и триггер, прямой и инверсный выходы которого соединены с входом управ. ления записью сдвигателя, выход регистра сдвига подключен к первым, входам элементов И второй и третьей группы, вторым входам селекторов группы, входом пуска устройств мест" ного управления, входу управления ,записью сдвигателя, сннхровходу триггера и синхровходам выходных регистров, информационные входы которых соединены с выходами первого дешифратора, вторые входы элементов

И второй и третьей групп и информационный вход триггера подключены к входу кода операции процессора, первый, второй, третий входы и выход

11б6128 элемента ИЛИ соединены соответственно с входом кода операции процессора, выходом регистра сдвига, четвертыми выходами устройств местного управления и вторыми входами элементов И первой группы, синхровход и информационные входы регистра сдвига подключены соответственно к выходу генератора тактовых импульсов и. выходам второго дешифратора, выходы элементов И второй группы и первого

* выходного регистра соединены с вхо. дом управления, записью сдвигателя, а выходы элементов .И третьей группы и второго выходного регистра подключены к входам пуска устройств местного управления, при этом управляющий вход, первый и второй информационные входы и выход каждого

i-го блока памяти соединены соответственно с пятым выходом i-го устройства местного управления, i-ым информационньм выходом второй группы сдвигателя, выходом i-го блока сравнения и i-ым информационным входом второй группы блока выходных регистров, а второй информационный вход, управляющий вход и выход результата каждого i-ro блока сравнения подключены соответственно к второму информационному выходу i-ro опарационного блока, входу управления сравнением и шестому выходу i-ro устройства местного управления, причем устройство местного управления содержит два регистра, пять триггеров, десять элементов ИЛИ, два элемента И, элемент задержки, элемент И-ИЛИ, семь групп элементов И, группу элементов ИЛИ, два счетчика, два дешифратора и блок селекторов, выход которого соединен с третьим выходом устройства, при этом синхровход, информационный вход, счетный вход и выход первого регистра подключены соответственно к выходу элемента И-ИЛИ, выходу элемента задержки, входу пуска устройства и первым входам элементов

И первой группы, вторые входы ко" торых соединены с входом пуска устройства, установочный вход, вход сброса и выход первого триггера подключены соответственно к входу управления сдвигом устройства, выходу элемента задержки и первым входам элементов И второй группы, вторые входы которых соединены с выходами элементов И первой группы, входы элементов ИЛИ группы подключены к выходам элементов И первой груп— пы, а выходы первого и второго элементов ИЛИ группы соединены со счетными входами соответственно второго и первого счетчиков, входы первого и второго элементов ИЛИ подключены соответственно к входу управления сравнением устройства и выходу второго счетчика, первый, второй, третий входы .и выход третьего элемента ИЛИ соединены соответственно с выходом первого элемента ИЛИ, инверсным выходом второго элемента ИЛИ, выходами элементов И первой группы и входом сброса второго триггера, устано" вочный.вход которого подключен к выходам элементов И первой группы, установочный вход и вход сброса третьего триггера соединены с выходами соответственно третьего элемента ИЛИ группы и элемента задержки, установочные входы четвертого и пятого триггеров подключены к выходам элементов И первой группы, а входы сброса четвертого и пятого триггеров подключены к выходам соответственно первого и третьего элементов ИЛИ, первые входы четвертого и пятого элементов ИЛИ соединены с выходами элементов И первой группы, а вторые входы четвертого и пятого элементов ИЛИ подключены соответственно к выходу третьего элемента

ИЛИ и прямому выходу второго элемента ИЛИ, первые входы элементов И третьей группы соединены с входом пуска устройства, а вторые входы первого, второго, третьего и четвертого элементов И третьей группы подключены соответственно к инверсному, выходу третьего триггера, прямому выходу четвертого триггера, инверсному и прямому выходам пятого триггера, первый и второй входы и выход шестого элемента ИЛИ соединены соответственно с выходами элементов И первой группы, выходом второго триггера и первым входом первого элемента И, второй вход которого подключен к входу управления выдачей информации устройства и первому входу второго элемента И, второй вход которого соединен с выходом четвертого элемента ИЛИ, а выходы первого и второго элементов И подключены соответственно к второму

1f66t и четвертому выходам- устройства, первый, второй, третий, четвертый входы и выход элемента И-ИЛИ соединены соответственно с выходом второго триггера, входом пуска устройства, выходами первого и третьего элементов

И третьей группы и .четвертым выхо- дом устройства, первый и второй вхо,дМ и выход седьмого элемента ИЛИ ,подключены соответственно к выхо дам элементов И первой группы, выходу второго элемента И третьей грутпты и шестому выходу устройства, первый и второй входы и выход восьмого элемента ИЛИ соединены соот-. . ветственно с выходом первого элемента И второй группы, выходом девятого элемента ИЛИ и первым выходом устройства, первый и второй входы и выход .девятого элемента ИПИ подключены соответственно к выходам второго и третьего элементов И второй группы и первому управляющему входу блока селекторов, первый, второй, третий и четвертый входы десятого элемента ИЛИ сбединены соответст- . венно с выходом элемента И-ИЛИ, выхое дами второго и четвертого элементов

И третьей группы и выходом элемента задержки, вход которого подключен к выходу восьмого элемента ИЛИ, вход разрешения и информационный вход второго регистра соединены соответст28 венно с выходом первого регистра и входом пуска устройства, а выход второго регистра подключен к установочным входам первого и второго счетчиков и первому информационному. входу блока селекторов, выходы второго и первого счетчиков соединены с первыми входами элементов И соот-. ветственно четвертой и пятой группы вторые входы которых подключены к выходам соответственно пятого триггера и первого элемента И второй группы, выходы элементов И четвертой и пятой группы соединены соответственно с входом первого дешифратора. и пятым выходом устройства, а выход первого:дешифрагора нодклю" чен к второму информационному входу блока селекторов, первые и вторые входы и выходы элементов И шестой . группы соединены соответственно с выходом первого счетчика, выходом третьего элемента И шестой группы и входами второго дешифрато а, выходы которого подключены к третьему выходу устройства, первые и вторые входы и выходы элементов И седьмой группы соединены соответственно с вы« ходом второго счетчика, выходом седьмого элемента ИЛИ и шестым выходом устройства, а второй управляющий вход блока селекторов подключен к выходу второго триггера.

Ъ

Изобретение относится к вычислительной технике и может быть исполь- зовано при построении вычислительных и управляющих систем на основе однородных вычислительных структур.

Цель изобретения. — иовьииение быстродействия, а также расширение функциональных возможностей нроцессора, а именно получение возможности работы в режиме принятия решений в сложных системах управления на, основе алгоритмов, которые обеспечивают прием, хранение и переработку расплывчатой информации.

На фиг. 1 приведена структурная схема ассоциативного параллельного процессора (АПП), на фиг. 2 — пример выполнения АПП, в состав которого входят по одному операционному блоку, блоку сравнения, блоку памяти и устройству местного управления, на

3 фиг. 3 — структурная схема операционного блока, содержащего шестнадцать ячеек однородной структуры; на фиг. 4 — функциональная схема ячейки однородной структуры; на фиг. 5—

® функциональная схема блока выходных регистров; на фиг. 6 — функциональная схема ячейки блока сравнения; на фиг. 7 — функциональная схема ячейки сдвигателя; на фиг. 8 — структур" ная схема устройства местного управления, на фиг. 9 — функциональная схема блока регистровой памяти; на

1166128 фиг. 10 - функциональная схема блока;

1 синхронизации; на фиг. 11 — функциональная схема блока селекторов, входящих в состав устройства местного управления; на фиг. 12 — структурная схема блока памяти, на фиг. 13 функциональная схема столбца сравнения; на фиг. 14 — функциональная схема накопителя блока памяти со схемой управления, на фиг. 15 — функциональная схема устройства управления на фиг. 16 — пример выполнения схемы (элемента) сравнения, входящей в состав ячейки однородной структуры, блока сравнения и столбца сравнения блока памяти.

На чертежах представлены: (фиг. 1 и 2) и операционных блоков 1, ячейки 2 блоков 1, организованные по столбцам и строкам, блок 3 выходных регистров и блоков 4 сравнения, сдвигатель 5, и устройств б местного управления, и блоков 7.памяти, устройство 8 управления, информационный вход 9, информационный выход 10 и вход 11 кода операции процессора (фиг. 3) информационные шины 12, выходные горизонтальные шины 13, вертикальные информационные шины 14, вертикальные шины 15 настройки, горизонтальные шины 16 настройки ячеек 2 блоков 1, (фиг. 4) первый и второй информационные регистры 17 и 18, первый и второй . коммутаторы 19 и 20, блок 21 сравнения, третий информационный регистр

22, третий коммутатор -23, первая группа элементов И 24»- 24„, управляющий регистр 25, дешифратор 26, вторая группа элементов И 27 — 27„, первая; вторая и третья группы элементов ИЛИ 281- 28я, 29 - 29п и

30, - 30 ячеек 2, (фиг. 5) регистр

31, первый элемент ИЛИ 32, группа элементов ИЛИ 331 в 33„, вход 34 записи, информационный вход 35, второй элемент ИЛИ 36, выход 37 готовности блока 3 выходных регистров, (Фиг. 6) первая и вторая группы элементов

И 381 в 38 и 39 — 39, элемент И 40, узел 41 сравнения, триггер 42, элемент ИЛИ 43, информационные выходы 44, первый управляющий вход

45, информационные входы 46, вход (шина) 47 сброса, второй управляющий вход 48 блока 4 сравнения, управ. ляющий вход 49 устройства 6 местного управления, (фиг. 7) входной инфор5

1О

4О

55 мационный регистр 50, первая - пятая группы элементов И 51>- 51<, 52

52п 53<- 53п, 54<- 54< и 55 „- 55„ сдвиговый регистр 56, триггер 57, дешифратор .58, шестая группа элементов И 59 - 59п, элемент И 60, первый и второй элементы ИЛИ 6 1 и

62, выходные информационные шины

63 — 65, выходная шина бб управления сдвигом, шина 67 сигнала вьдачи, вход 68 управления коммутацией, вход 69 управления записью, первые управляюшие входы 70, вход 71 синхронизации, вход 72 местного управления, вторые управляющие входы 73 сдвигателя 5, (фиг. 8) блок

74 синхронизации, блок 75 регистровой памяти, блок 76 селекторов устройства 6 местного управления, (фиг. 9) регистр 77, триггер 78, первый и второй элементы ИЛИ 79 и

80, первая группа элементов И 81 —

8 1„, третий элемент ИЛИ 82, группа элементов ИЛИ 83 — 83з, группа триггеров 84 - 84, четвертый элемент ИЛИ 85, первый элемент И 86, вторая группа элементов И 87 — 87» элемент ИЛИ-И 88, пятый элемент

ИЛИ 89, третья группа элементов

И 90 — 90>, элемент 91 задержки, шестой и седьмой элементы ИЛИ 92 и

93, второй элемент И 94, элемент

И-ИЛИ 95, восьмой элемент ИЛИ 96, третий элемент И 97 блока 74 синхронизации, первые управляющие входы 98, вход 99 пуска, выход 100 завершения выход 101 синхронизации операционного блока 1 устрой" ства 6 местного управления, первый управляющий вход 102 блока 7. памяти, входы 103 элемента ИЛИ 80, выход 104 триггера 844, выход 105 элемента ИЛИ 96, выход 106 триггера 84<, выход 107 элемента 91 задержки1 выход 108 элемента И 87, выход 109 элемента ИЛИ 93, выход

110 элемента ИЛИ 83>, выход 111 элемента ИЛИ 831, выход 112 регистра 77 блока 74 синхронизации, (фиг. 10) первый и второй счетчики

113 и 114, первая и вторая группы элементов И 1151- 115„и 116 — 116» первый дешифратор 117, третья группа элементов И 118 — 118п, второй дешифратор 119, четвертая группа элементов И 120i — 120, регистр

121 блока 75 регистровой памяти, вторые управляющие входы 122 устройст1 1661 ва 6 местного управления. выходы

123 группы элементов И 1161 в 116„,,выходы 124 дешифратора 117, выходы

125 регистра 121 блока 75 регистровой памяти, (фиг. 11) первая группа элемектов ИЛИ 1261- 126„, группа элементов задержки 127 — 127n первая — шестая группы элементов И

f281 128„э 129» 129л 130} 130к

131» 131ф 132» 132в и 133» 133е вторая и третья группы элементов

ИЛИ 134 - 134в и 1351- 135„, седьмая группа элементов И 136»- 136 „ блока селекторов 76, (фиг. 12 и 13) столбцы 137 схем сравнения, ячейки 138 сравнения, накопитель 139 со схемой управления, элементы 140 сравнения, регистрц 141, выходы 142 "Равно" элементов 140, элемент ИЛИ 143 входы

144 считывания блока 7 памяти, (фиг. 14) регистр 145 адреса, дешифратор 146 адреса, группа элементов ИЛИ 147» — 147}}, первая и вторая (е группы элементов Й 148 - 148 и 148-. н }»

148„, группа регистров 149у- 149„, элемент ИЛИ 150 накопителя 139. блока 7 памяти, (фиг. 15) сдвиговый регистр 151, группа селекторов 152»152<, первый дешифратор 153, первый и второй выходные регистры 154 и 155, 30 первая и вторая группы элементов И

156»- 156к и 157»- 157д, триггер 158» элемент ИЛИ 159, второй дешифратор

160, третья группа элементов И

161»- 161 устройства 8 управления,,(фиг. 16) первая группа элементов

И 162»- 162, группа элементов

И-ИЛИ 163» — 163, группа элементов

ИЛИ 164» — 164„., вторая группа элемен тов И 165 — 165я, элемент И. 166, 40 входные шйкы 167„- 167, первая и вторая вйходные шины 168 и 169 схемы (элемента) сравнения.

АПП предназначен для нреобразования -лингвистических переменных i$ и расплывчатых логических формул, образующих расплывчатые алгоритмы определения, порождения и бихевиорис= тические алгоритмы, которые описывают сложные процессы управления, а также y} для записи, чтения, ассоциативного поиска и сравнения информации.

Расплывчатым высказыванием назы-, вается предложение, относительно которого можно судить о степени его истинности или ложности в настоящее время. Степень истинности каждо,Fo расплывчатого высказывания прини28 6 мает значения в интервале (О, 1).

Примерами расплывчатых высказываний .являются: "четыре — небольшое число", "на перекрестке много машин, "эта книга очень интересна". Степень истинности первого расплывчатого высказывания положим равной 0,9, второго — О,6, а третьего — 0,2.

Если обозначить первое высказывание л и, а, второе Ь, а третье с, то а = О, 9, В = 0,6, с 0,2. Если а и Ь вЂ” не- которые расплывчатые высказывания, то составные расплывчатые высказывания образуются из простых с помощью логических операций: отрицание а=1-а — (1) конъюнкция а3 Ь=иип (а,Ь) (2) дизъюнкция à v b max (а,6) (3) импликация а Ь=тпах (1-a,Ü) (4) эквивалентность a b =

= mix(max(f-а,Ь), max(a, 1-Ь) ) (5)

Если заданы степени истинности простых расплывчатых высказываний, то, используя:(1) — (5), можно найти степень истинности составного расплывчатого высказывания, а также решать расплывчатые логические уравкения.

Рассмотрим понятия расплывчатых высказывательных переменных, расплывчатых логических формул и лингвистических переменных.

Расплывчатой высказывательной

/ переменной X называется расплывчатое высказывание, степень истиннос— ти KQTopoFQ может принимать произвольное значение из (О,tj. Расплывчатой логической формулой

А (Х», Х,...,Х,„ ),(и Э 1) называется любая расплывчатая переменная или константа из (О,1), если

А»(Х», Х,...,Х,) и А (Х,, Х,...,Х„1расплывчатые формулы, то применение к ним конечного числа раз логических операций (/, —,, Ч, - » ) приводит к получению расплывчатой логической формулы.

Значениями лингвистических переменных называются предложения, образованные на естественном или формальном языке из элементов (символов) расплывчатого множества. \

Множество А =, с(0д(х),x) /х е Х называется расплывчатым множеством в базовом множестве Х, если для каждого х 6 Х определена степень истин1166128

Предположим, что множество Х образовано из элементов, каждый из которых является натуральным числом от 1 до 10, т.е.

8=(1,2,3,4,3,6,7,8,9,10/.

< 0 6/4 >, c 0 3/9 «, c P l /6 > jj

"средне" принимает расплывчатое множество

Л

$,=(«I,),сО,Ь!г r cОХ(З, можно рассматривать как значение

"мало, значение 1достаточно4 или

«

6>:(<02/3>,<04/4, 09/4>, 1/6>,<08/»,c02/8 >3 > а значение "много" имеет вид 25

/i1 (C 03/6 > C 0 6/7 >, < 0 7/8 >, C 0 Ч/9 >, < l /10 > 7 лингвистической переменной нату- - операцию (1), найдем значение "не ральные числа до 10". Используя . мало". Получим

7а>={.02/2, 03/3.,404/4 >, 07/4 >,409/6.,cl/7 cl/8>, с. //1, cl/lp>7/, Значение ".не много и не мало" можно А,,= А. Л 1А,, определить как т.е.

Ac {c02/2> c03/3 >,404/4> 07/9> 07/8» c04/7 >,сР 3/s > 4 01/4> ности расплывчатого высказывания х Е А, обозначаемая pl<(х), Степень равенства р(А В) двух расплывчатых множеств определяется выражением 5 /(А8В)Я (равд (х) - p/3(x)) (6 х где б — операция конъюнкции, определяемая по (2), которая берется по всем х Ю Х; t0

-: -- операция эквивалентности, определяемая по (5), кото- рая берется для соответствующих пар элементов расплывчатых множеств А и Н, 15

Определяя по (6) степень равенства, получим (И(Л,А ) = О,б, т.е, А4 A2, что хорошо согласуется с интуитивным пониманием значений "не 40 много и не мало" и "достаточно" °

Рассмотрим состав устройств, блоков и узлов, входящих в состав процессора и,их работу.

Операционный блок 1 предназначен 45 для выполнения следующих основных операций над значениями лингвистических переменных: стирание, запись чтение, конъюнкция, дизъюнкция, импликация, эквивалентность, ассо- 50 циативный поиск, а также на основе этих операций программная реализация алгоритмов композиции, определения порождения и бихевиористических алго. ритмов. 55

Операционный блок состоит из ячеек

2 однородной структуры. Каждая ячейка соединена с соеедними ячейками

Определенным образом выбирая расплыв«Ъ чатое подмножество А; множества Х, можно образовывать понятия, кот:эрые являются значениями лингвистической переменной. Например, расплывчатое множество с помощью информационных шин. Имеются входные. информационные шины 12, выходные горизонтальные 13 и вертикальные 14 информационные шины . ,Настройка ячейки на выполнение той или другой операции осуществляется с помощью вертикальных шин 15 настрой1 ки (управляющих). Выбор строки, столбца или ячейки операционного блока осуществляется с помощью вертикальных 15 и горизонтальных 16 шин настройки. На фиг. 3 показан операционный блок, состоящий иэ четырех строк и четырех столбцов с соответствукнцими связями. Размер— ность операционного блока определяется кругом решаемых задач, исходя из наиболее часто используемых значений базовых множеств, образующих данные лингвистические переменные и множества эталонных ситуаций.

1166128

Информационные входы 12 операционного блока соединены с i-.ìè выходными шинами сдвигателя. Горизонтальные и вертикальные управляющие шины соединены с устройством местного управления. Вертикальные выходные информационные шины 14 соединены с i-ми входными шинами блока выходных регистров, горизонтальные выходные шины 13 соединены с входами соответствующих блоков сравнения., Ячейка 2 однородной структуры предназначена для выполнения следующих основных операций над простыми расплывчатыми высказываниями: запись, 1> чтение, отрицание, конъюнкция, ди-. зъюнкция, импликация, эквивалентность, ассоциативный поиск, а также может выступать как элемент коммутации между соседними ячейками.

Ячейка (фиг. 4) состоит из трех информационных регистров 17, 18 и 22, управляющего регистра 25, трех коммутаторов 19, 20 и 23, блока сравнения 21, дешифратора 26,группы схем

И 24 — 24 и 27 — 27, группы схем

ИЛИ 284- 28 þ 29)- 29„ 30(- 30, входных. информационных шин 12, выходных горизонтальных 13:и вертикальных

14 информационных шин, вертикаль- 30 ных 15 и горизонтальных 16 управляющих шин и шины 101. синхросерий, входящей в состав горизонтальных управ.ляющих шин.

Рассмотрим функциональные назначения элементов, образующих ячейку.

Регистр 17 предназначен для параллельного приема, хранения и вьдачи. в прямом или в инверсном коде эталонного значения расплывчатого i0 высказывания на коммутатор 19. Регистр имеет входную информационную

1 шину, по которой поступает значение расплывчатого высказывания, и две выходные информационные шины,. 45 соединенные с входами коммутатора 19. Одна выходная информационная шина предназначена для вьдачи содержимого в прямом коде, другая в инверсном, имеются также управ- 50 ляющне входы Запись" и - Сброс".

Регистр 18 предназначен для па- раллельного приема, хранения н вьда-. чи в прямом илн инверсном коде текущего значения расплывчатого высказы- И вания на коммутатор 20. Регистр имеет входную информационную шину для вход.ной информации и две выходных шины .:

Одна нз выходных шин предназначена для вьдачи в прямом коде, другая— в инверсном. Кроме этих шин, имеются еще управляющие шины "Запись" и

"Сброс".

Регистр 22 предназначен для параллельного приема, хранения и выдачи в прямом коде промежуточного значе.— ния расплывчатого высказывания на коммутатор 23. Регистр имеет входную и выходную информационные шины, а также управляющие шины "Запись" и

"Сброс". Разрядность всех регистров определяется разрядностью, определяемой степенью принадлежности каждого расплывчатого высказывания.

Разрядность всех информационных регистров в ячейках одинакова.

Коммутатор 19 предназначен для коммутации прямых и инверсных выходов регистра 17 на входные шины блока сравнения, на информационные входы регистра 18 и на выходные шины ячейки, а также горизонтальных нли вертикальных входных шин ячейки на горизонтальные или. вертикальные выходные шины.

Коммутатор состоит из восьми групп двухвходовых элементов И. Каждая группа содержит по и элементов, т.е. по одному элементу на каждый разряд регистра. Одни иэ входов элементов И шести групп соединены с прямыми или инверсными выходами регистров, а другие входы в группе объединены и образуют управляющий вход коммутатора. Одни из входов элементов И двух оставшихся групп соединены с входной информационной шиной, а другие входы каждой группы также объединяются и образуют управляющие входы, Таким образом, коммутатор имеет трн и-разрядных входных информационных шины, четыре п-разрядных выходных информационных шины и восемь управляющих входов соответственно по одному на каждую группу элементов И. Выходы некоторых пар групп элементов И, которые соединены с одним и тем же узлом, поразрядно объединены элементами ИЛИ.

Коммутатор 20 предназначен для коммутации выходов регистра 18 с входными шинами блока сравнения, регистра 22 с выходными шинами ячей. ки. По построению коммутатор аналогичен коммутатору 19 и имеет

1166128

l5

50 две и-разрядные входные шины, четыре и-разрядные выходные информационные шины и пять управляющих шин.

Коммутатор 23 предназначен для 5 коммутации выходов регистра 22 с входными шинами блока сравнения и с выходными шинами ячейки. По принципу построения и составу он аналогичен предыдущим коммутаторам.

Коммутатор имеет одну п-разрядную входную шину, три и-разрядных выходных шины и три управляющих шины.

Блок 21 сравнения предназначен для параллельного сравнения двух кодов и-разрядных положительных чисел на равенство, больше или меньше, Блок построен как классическая схема сравнения на комбинационных элементах.

Сдвиговый регистр 25 предназначен для формирования серии последовательных управляющих сигналов, необходимых для функционирования ячейки.

Дешифратор 26 предназначен для дешифрации кода выполняемой операции цля выбора ячейки в операционном блоке.

Группа элементов И 27 — 27 пред;назначена для формирования сигналов управления для коммутаторов 19,,20 и 23, регистров 17 и 18 и группы элементов И 241- 24и в зависимости от кода выполняемой операции. Первые входы элементов И соединены с выхо- З» дами дешифратора 26, а вторые выходы соединены с различными выходами сдвигового регистра 25. Выходы элементов И 27 — 27и соединены с управляющими входами регистров 17 40 и 18, коммутаторов 19, 20 и 23 и с одними из входов группы элементов

И 241- 24и

Вторая группа элементов И 24 - 24, предназначена для формирования необ- 45 ходимых управляющих сигналов для регистров 18, 22 и коммутаторов 19, 20. Другие входы этой группы элементов И соединены с выходами блока 21 сравнения.

Группа элементов ИЛИ 30, — 30 предназначена для объединения входов ячейки, группы элементов ИЛИ 28 - 28 и 29)- 29И предназначены для обьединения выходов коммутаторов 19, 55

20 и 23, соединяющих операционный блок с горизонтальными 13 и верти- кальными 14 информационными шинами.

Рассмотрим работу ячейки. Операции — инверсия, конъюнкция, дизъюнкция, импликация, запись, чтение — входят в состав операции эквивалентности, поэтому рассмотрим работу схемы при реализации операции эквивалентности.

Вначале по сигналу сброса осуществляется обнуление всех регистров (цепи обнуления на фиг. 4 не показаны). ПО коду записи осуществляется запись значения эталонного высказывания на регистр 17.

По коду записи текущего значения расплывчатого высказывания осуществляется запись текущего значения расплывчатого высказывания на регистр !

18. Предположим, что на регистр 17 записано эталонное значение расплыв 1. чатого высказывания а =- 0,6, а на

Л регистр 18 — значение Ь = 0,7. Эталонное и текущее значение расплывчатых высказываний поступают с входных информационных шин. Совместно сдвигающий регистр 25 и дешифратор 26 с помощью элементов И 27 — 27 формируИ ют сигналы записи.

Далее на дешифратор 26 поступает код операции эквивалентности и. тем самым возбуждает один из выходов

У дешифратора — в нашем примере выход операции эквивалентности. Возбужденный выход дешифратора и сигнал с регистра 25 поступают на вход одного из группы элементов И 27! — 27л а сигнал с выхода этого элемента поступает на коммутаторы 19 и 20 как сигнал разрешения выдачи на входные шины блока сравнения содержимого регистра l7 в инверсном коде, т.е. а, а содержимого регистра 18в прямом коде, т.е. Ь. Блок сравнен ния сравнивает значения а и Ь и возбуждает соответствующий выход блока сравнения, указывающий йа

)а с Ь, т.е. 0,4 с 0,7. Сигнал со следующего такта регистра через группу элементов 27„ — 27 совместно с возбужденным выходом блока сравнения поступает на одну из групп элементов

И 24 1- 24, которая, в свою очередь, Формирует сигнал в коммутатор

20 и на регистр 22. Управляющий сиг" нал в коммутаторе 20 коммутирует выходы регистра 18 с входами регистров 22, а сигнал на регистре 22 разрешает запись значения b на регистр 22, 1166128

Сигнал со следующего такта регист ра 25 поступает на один из входов

l элемента И 27 — 27„, а второй вход этого элемента И соединен с возбужденным выходом дешифратора 26.

Сигнал с выхода этого элемента И поступает на коммутаторы 19 и 20., Коммутатор 19 коммутирует выход регистра 17 на вход блока сравнения в прямом коде, т.е. а = 0,6, а комму- . 1О татор 20 коммутирует выход регистра

18 в инверсном коде, т.е.7b-= 0,3.

Блок сравнения сравнивает значе/Ь ния а и 7 b, возбуждает выход, указывающий, что à 076, т.е. 0,6 ) 0,3.

Возбужденный выход одного из элементов И 27„ — 27„ совместно с возбужденным выходом блока сравнения с помощью одного из элементов И группы

241- 24„поступает на коммутатор 19 20 и на регистр 18. В коммутаторе 19 осуществляется коммутация выходов регистра 17 на вход регистра 18, а на регистре 18 формирует сигнал записи, таким образом осуществляет ся перезапись содержимого регистра г

17 (а = О,б) на регистр 18. Очередной сигнал, сформированный элементами И 27< — 27 на основе сигналов ч сдвигающего регистра 25 и дешифра-. 30 тора 26, поступает на соответствующие управляющие входы коммутаторов

20 и 23. На этом рабочем такте комму татор 23 коммутирует выходы регистра

22 на входные шины блока сравнения для выдачи на блок сравнения значел ния Ь, находящегося на регистре 22, а коммутатор 20 коммутирует выходы

-. регистра 28 с вторыми входными шинами блока сравнения для выдачи на 40 схему сравнения значения а = 0,6.

Причем в блоке сравнения выходы коммутатора 20 соединены с одними из входных шин блока сравнения, а выходы-коммутаторов 19 и 23 объеди- . фз няются через элемент ИЛИ и сое инены с другими входными шинами.

В результате сравнения на выходе блока сравнения возбуждается выход, показывающий, что код содержимого Ю

:регистра 18 меньше, чем код, находящийся в регистре 22. т.е..0,6 (0,7.

Завершающий сигнал с выхода регистра 25 совместно с выходом дешифра" тора 26 через элемент .И группы 27 - 55

27 поступает на один из входов И 24 - 24>, а на второй вход посту-, пает выход блока сравнения. Сигнал с выхода этого элемента И поступает на коммутатор 20 и тем самым соединяет прямые выходы регистра 28 с выходными шинами ячейки, т.е. на выход поступает код числа а = 0,6.

На этом выполнение операции эквивалентности над расплывчатыми высказываниями завершается.

Операция ассоциативного поиска выполняется несколько иначе. На блок сравнения поступают определенные разряды регистров 17 и 18, при сравнении формируется сигнал выдачи на выход содержимого регистра 22.

Блок выходных регистров предназначен для выдачи управляющей информации для других объектов из блоков памяти и операционных блоков во внешнюю среду (например, на исполнительные элементы технологического процесса или на системы управления).

На фиг ° 5 показан блок 3 выходных регистров с элементами ИЛИ 32, 33 33„, Зб, регистром 31, выходными информационными шинами 10, входами

34 записи, которые соединены с выходами местных устройств управления, информационными входами 14 и 35 и выходом готовности 37 блока выходных регистров. Информационные входы 35 соединены с информационными выходами блоков памяти, а информационные входы 14 — с вертикальными информационньп- и вьмодами операционного блока.

Выходной регистр 31 имеет ng k двоичных разрядов, где k †.число столбцов операционного блока, а

a — количество разрядов в одном столбце. На фиг. 5 показаны выходы 14 и

15 соответственно одного операционного блока и блока памяти, выходы других операционных блоков и блоков памяти объединяются аналогично с помощью групп элементов ИЛИ 33 — 33„

Входы записи или синхронизации 34 со всех местных устройств управления также объединяются с помощью элементов ИЛИ 32.

При завершении выполнения юперации в процессоре по сигналу из:устройства местного управления осуществляется запись результатов обработки из операционного блока или из блока памяти. Считывание информации с выходного регистра можно осуществить различными методами и способами.

1166 l28

Выход 37 готовности блока выходных ,регистров предназначен для формирования сигнала "Занято" или "Свободно в устройство местного управления.

Если хотя бы один из разрядов регистра 31 находится в единичном состоянии, то с помощью элемента

ИЛИ 36 формируется сигнал "Занято", в противном случае формируется сиг" нал "Свободно".

Блок 4 сравнения предназначен для предварительного сравнения старших разрядов результатов операции эквивалентности со значением. порога. Сравнение осуществляется параллельно по всем строкам .операционного блока со значением порога, который принимает значение в интервале (О, 1) .

Блок сравнения состоит из R однотипных ячеек, где R — число строк операционного блока, Горизонтальный выход каждой строки соединен с соответствующим входом ячейки блока сравнения через информационные вхо25 ды 14.

Каждая ячейка блока сравнения (фиг. 6) состоит из групп элементов

И 38 — 38„, 391 в 39, 40, узла 41 сравнения, триггера 42, элемента

ИЛИ 43. Рассмотрим работу одной ячейки так как все ячейки одинако1 вы и работают синхронно. Из устройства местного управления по информационным входам 46 на схему 35

41 сравнения поступает значение порога, а по первому управляющему входу 45 блока сравнения — сигнал разрешения выдачи текущего значения степени принадлежности, поступаю-40 щего через группу элементов И 38,—

38 по информационным входам 13.

В результате сравнения триггер 42 устанавливается в единичное состояние, если старшие разряды текущего значения степени принадлежности больше или равны значению порога, в противном случае свое состояние триггер не изменит.

Появление более чем одного значения на выходах ячеек блока сравнения алгоритмически невозможно.

Второй управляющий сигнал 48, который поступает из устройства мест- 55 ного управления, совместно с элементом И 40 анализирует состояние триг. гера 42.

Предположим, что триггер в единичном состоянии. Тогда сигнал с выхода элемента И 40 с помощью группы элементов И 39< — 39 1 коммутирует информацирнные выходы 44 с входами блока памяти, тем самым разрешая степени принадлежности /Ц< поступить в блок памяти. Кроме этого, сигнал с выхода И 40 поступает в устройство местного управления по управляющему входу 49 как сигнал сброса и приема очередного кода команды. По шине 47 из устройства местного управления поступает сигнал сброса блока сравнения.

В нулевом состоянии триггера 42 коммутация входов и выходов ячейки не происходит и младшие разряды текущего значения степени принадлежности не поступают в блок памяти. Входы l3 блока сравнения связаны с горизонтальными выходными информационными шинами операционного блока.

Сдвигатель 5 предназначен для преобразования входного п-разрядного информационного слова в слово разрядности операционного блока или ячеек памяти блока памяти, а также для промежуточного хранения входной информации. Разрядность входного . регистра кратна разрядности одной ячейки операционного блока и блока памяти и определяется числом столбцов, входящих в операционный блок.

Необходимость этого устройства диктуется тем, что количество столбцов операционного блока, используемых в работе, зависит от конкретного значения базового множества данной лингвистической переменной. Поэтому использование такого устройства позволяет загружать информацией только те столбцы операционного блока, которые необходимы для работы, что повышает быстродействие, а также для согласования работы источника информации с процессором.

Сдвигатель 5 (фиг. 7) состоит из входного информационного регистра 50 образованного из регистров, разрядность которых равна разрядности ячеек однородной структуры, группы элементов И 51 — 51П, 52) — 52„ )

53(- 53 » 54) 54п» 55„ 55 „ и 59

59<, элемента И 60, сдвигового регистра 56, используемого для формирования управляющих сигналов, необхо17

1166128 l8 димых для работы этого устройства, элементов ИЛИ 61 и 62, триггера 57, дешифратора 58 с памятью, состоящего из регистра и дезвюфратора, который необходим для хранения и дешифра- 5 ции кода длины используемого слова.

Кроме этих элементов, в состав устройства входят следующие шины:

9 - входные информационные шины, i-ые и д+1-ые выходные информационные10, шины первой группы 12 и 64, соединенные с операционными блоками, i-ые и i+1-ые выходные информационные шины второй группы 63 и 65, соединенные с блоками памяти; 66 - 15 выходная шина сигнала управления сдвигом в устройство местного управления; 67 — шина сигнала выдачи очередной "порции" входной информации на регистр 50; 68 - входы управ- 20 ления коммутации сдвигателя (с помощью этих шин осуществляется выборка конкретного операционного блока . или блока памяти); 69 — вход управления записью сдвигателя (по этому сигналу осуществляется запись кода управления на регистр дешифратора 58), 70 — первые управляющие входы сдвигателя (по этим входам поступает код длины выходного слова); 71 в вход 30 синхронизации сдвигателя, 72 — вход управляющего сигнала из местных устройств управления, разрешающий выдачу входной информации; 73 — вторые управляющие входы сдвигателя, по которым осуществляется выборка конкретных операционного блока и блока памяти.

Для других операционных блоков .и блоков памяти выдача текущей 40 информации осуществляется аналогично. Добавляются группы элементов И аналогично группам элементов И 52 -.

54 54о и 551 55

Устройство работает следующим образом.

Из устройства 8 .управления на ,дешифратор 58 по входам 70 поступает код длины слова, используемого.. в данной операции. Сигналы, которые у поступают по входам 68 и 73, осуществляют выбор из нескольких операционных блоков и блоков памяти одного операционного блока и блока памяти. При выполнении этих действий используются элементы И 59 - 59> и 51<- 51, которые подготавливают к работе соответствующие гРуппы элементов И 52 — 52 53 — 53„ 54 —

54, и 554 в 55>. Выходы 12 группы элементов И 52 . — 52 соединены с ин1) формационными входами первого oneрационного блока, выходы 63 группы элементов И 53 — 53 соединены с информационными входами первого блока памяти, соответственно выходы 64 и 65 группы элементов И 54i- 545 и

55 - 55„ соединены с информациойны ми входами вторых операционного блока и блока памяти соответственно.

По входу.69 управления записью сдвигателя поступает сигнал запи- . си из устройства управления в регистр дешифратара 58.

Дешифратор кода длины слова формирует единичный сигнал, который поступает, в соответствующий разряд регистра 56. Начиная с этого разряда сдвигающий регистр 56 формирует последовательно сигналы п-разрядной параллельной записи на входной регистр 50, где и"- разрядн сть одной ячейки операционного блока.

Входная текущая информация поступает по входам 9. По управляющему выходу процессора 67 сигнал поступает к источнику входной информации для считывания последующей "порции" . входной информации.

Сигнал с последнего такта регистра 56 совместно с сигналом с выхода дешифрат ра 58 через группу элементов И 59 — 59 и переводит схему в режим ожидания, одновременно посылая сигнал о готовности о шине 66 управления сдвигом в устройство местного управления, устанавливает триггер 57 в единичное состояние. По сигналу разрешения выдачи, который поступает по входу 72, осуществляет выдачу информационного слова, устанавливает триггер 57 в нулевое состояние, которое с помощью элемента И 60 позволяет формировать очередное информационное слово для записи в операционный блок или в блок памяти. Этот цикл продолжается до получения сигнала сброса, который поступает из устройства. управления, или до-изменения кода команды в устройстве управления, По входу 71 из устройства управления поступают сигналы синхронизации.

Устройство 6 местного управления предназначено для формирования необходимых управляющих сигналов для

19

1166128

I функционирования операционного

1блока, блока сравнения, блока ам«и и блока выходных регистров.

Необходимая информация для функционирования устройства местного управления поступает из устройства управления.

Местные устройства управления в процессе функционирования формируют необходимые управляющие сигналы и реализуют следующие основные микропрограммы:

1. Формирование адресов строк операционных блоков для записи значения эталонных ситуаций.

2. Параллельная запись значения текущих ситуаций во все строки операционного блока.

3. Формирование необходимых управляющих сигналов для записи значения базовых команд в блок памяти.

4. Установление значения порога в блоках сравнения, 5. Формирование управляющих сигналов для операционного блока, необходимых для параллельного сравнения значения степени принадлежности р11по столбцам.

6. Вьдача кода логической операции в операционный блок.

Основные микропрограммы в устройстве местного управления, реализо-. ваны по принципу управляющего авто" мата с жесткой логикой.

На фиг. 8 показаны основные блоки, входящие в состав устройства местного управления, с соответствующими связями между блоками и соответствующими внешними связями. Блок

74 синхронизации предназначен для формирования основных управляющих сигналов в блок 75 регистровой памяти и блок 76 селекторов.

В дальнейшем при описании работы устройства местного управления совокупность блоков 74 — 76 (фиг.9—

11) рассматривается как одно устройство.

Устройство местного управления (фиг. 8 — 11) содержит блок синхронизации, состоящий из группы элементов И 811 — 81„, 87) - 87д и 90,90п, элементов И 94, 97 и 86, элементов ИЛИ 79, 80, 82, 85, 89, 92, 93 и 96, триггеров 78, 84, 84, 84, 844, элементов И-ИЛИ 95, элемента ИЛИ-И

88, группы элементов ИЛИ 83 - 83, 5

1О

55 элемента задержки 91, регистра 77; блок регистровой памяти, состоящий из регистра 121, счетчиков 113 и 114, дешифраторов 117 и 119, группы элементов И 115 - 115„, 116

116,, 1184- 118,, 120 - 120,, блок селекторов, состоящий из группы элементов ИЛИ 1261- 12611, 1344 134я и 1351- 135„, элементов задержки

127 — 127„, группы элементов И

12S 128л 129 129п 1301 130

131 131 132(- 132> 1331- 133„ и 136,— 136

Устройство местного управления имеет следующие входные и выходные шины: 71 — вход синхронизации;

66 — вход управления сдвигом, т.е. сигнал готовности из сдвигателя;

49 — вход управления сравнением из блока сравнения; 99 — вход пуска устройства, 98 " первые управляю.щие входы, по которым поступает код выполняемой операции; 37 вход управления выдачей информацией;

72 — выходной управляющий сигнал в сдвигатель о выдаче текущей информации; 34 — выходной сигнал синхронизации блока выходных регистров;

45 — первый управляющий сигнал в блок сравнения, разрешающий начало ,сравнения, 102 - первый управляющий вход блока памяти, по которому поступает сигнал "Запись" в блок памяти, 122 — вторые управляющие входы устройства, по которым в устройство поступает управляющая информация из устройства управления;

15 и 16 — выходы устройства, по которым поступает управляющая информация в операционный блок; 123— управляющие входы блока памяти, по которым поступает адрес ячейки памяти; 46 — информационные выходы устройства, по;которым в блок сравнения поступает значение порога, 100 — выход устройства, по которому в устройство управления поступает сигнал о завершении действия; 101 — выход синхронизации для операционного блока; 48 — управляющий выход устройства, по которым осуществляется опрос ячеек блока сравнения, 47 — сигнал сброса для блока сравнения.

Рассмотрим последовательную по- . тактную раббту устройства местного управления прн реализации основных микропрограмм.

1166128

30

После записи соответствующих ко- . дов на счетчики 113 и 114 схема устройства входит в режим ожидания до-тех пор, пока сдвнгатель не подготовит информационное слово необходимой разрядности. Для этого очередной сигнал с выхода сдвигающего регистра 77 и сигнал иэ. устройства управления, который 50 поступает по одному из входов 98 через соответствующие элементы И 81 и ИЛИ 83, устанавливают триггер 84 в единичное состояние. Последний снимает сигнал разрешения . с одного из входов элементов И 90, и тем самым прекращает поступление сигналов синхронизации на регистр 77, Микропрограмма формирования адресов строк операционного блока, для записи значения эталонных ситуаций.

1. Из устройства управхЖния по первым управляющим входам 98 ногту- 5 пает в устройство код выполняемой операции, а по входу пуска 99сигнал для запуска сдвигового ре: гистра 77.

2. Запись на соответствующие раз;:ряды входного регистра 121 кода . начального адреса, кода количества записываемых строк и кода операции в операционном блоке, т.е. "запись

;эталона". Необходимая управляющая .информация для записи на регистр

121 поступает из устройства управления по вторым управляющим входам

122, а необходимые сигналы записи формирует сдвиговый регистр 77.

3. Иередача кода начального адреса строки на счетчик 113 и кода количества записываемых строк на счетчик 114. Счетчик 113 нреднаэ" начен для формирования последующих адресов строк операционного блока и работает как накапливающий счетчик. Счетчик 114 предназначен для подсчета количества выбранных строк для записи и работает как вычитающий счетчик. Запись соответствующих кодов на счетчики 11.3 и 114 осуществляется с помощью сигналов сформированных на соответствуюl щих выходах элементов И 81 — 81, сов-З5 местно с элементами ИЛИ 83 - 83 .

Сигналы на соответствующие входы элементов И 81 -. 81„ поступают из устройства управления и с выходов сдвигового регистра 77. 40

В режиме ожидания устройство находится до поступления сигнала готовности из входного устройства.

По мере поступления сигнала "Готово" из сдвигателя устройство иестного управления формирует сигнал раз-, решения выдачи кода операции в операционный блок (запись), разрешает выдачу-информационного слова иэ сдвигателя и осуществляет выбор необходимой строки. Сигнал "Готово" поступает по входу 66 управления сдвигом из сдвигателя на установочный вход триггера 78. Сигнал с выхода триггера 78 подготавливает к работе группу элементов И 87 — 87,,на, вторые входы которых поступают сигналы с соответствующих выходов элементов И 811 в 81д. Сигнал с выхода одного из элементов группы И 87 "

871 разрешает выбор необходимой стро— ки операционного блока. Код строки через группу элементов И 118< - 118< иэ счетчика 113 поступает на дешифратор 119. Возбужденный выход дешифратора 119 по управляющим шинам операционного блока 16 осуществляет выбор необходимой строки. Одновременно выходной сигнал с возбужденного выхода элемента И 83 -83у через элементы ИЛИ 93 и 92 по первому выходу 72 устройства поступает в сдвигатель в качестве сигнала разрешения выдачи информационного слова.

Выдача кода операции в операционный блок осуществляется с помощью групп элементов И 128)- 128„, 13 1)—

131п и 136 - 136п. Код операции поступает с соответствующих разрядов входного регистра 121 по управляющим входам 15 операционного блока.

После выполнения этих действий сигнал с выхода элемента задержки 91 осуществляет сброс триггеров 84 и

78 и запись единицы в соответствующий разряд регистра 77 и разрешает поступление сигналов синхронизации на регистр 77. Сигнал с выхода регистра 77 увеличивает содержимое счетчика 113 на единицу, содержимое счетчика 114 через элемент

KlH 96 уменьшает на единицу. После этого устройство входит в режим ожидания.

По мере поступления сигнала готовности из сдвигателя цикл повторяется. Этот цикл продолжается до

1166128

24 тех пор, пока содержимое счетчика

114 не станет равным нулю. После обнуления счетчика формируется сиг-нал в устройство управления о приеме очередного. кода команды и осуществля- 5 ется обнуление всех элементов памяти, входящих Ъ устройство местного уп вления. Сигнал в устройство управления формируется следующим образом. Если содержимое счетчика 114 станет равным нулю, то на инверсном выходе элемента ИЛИ 80 появляется сигнал, который через элемент ИЛИ 82 формирует сигнал сброса, а через элемент ИЛИ 85 поступает на элемент

И 97. На другой вход этого элемента поступает сигнал с блока выходных регистров по входу управления выдачей информации. Зтот сигнал является сигналом контроля состояния блока выходных регистров. Если блок выходных регистров свободен, то сигнал с четвертого выхода 100 устройства поступает в устройство управления как сигнал разрешения приема очередного кода команды. При выполнении этой микропрограммы код "Запись" воспринимает только та строка операционного блока, которая возбуждена выходом дешифратора 119, хотя 30 код параллельно поступает во все строки. Возбужденными могут быть от одной до всех строк одновременно в зависимости от программы.

Рассмотрим микропрограмму записи текущего значения лингвистической переменной параллельно во все строки операционного блока.

1. Прием. сигнала выполняемой 40 операции на одни из входов соответствующих элементов И группы 81 — 81> по управляющим входам 98 и запись значения единицы в первый разряд регистра 77, которое поступает по входу 45 пуска устройства.

2. Запись кода выполняемой операции в операционный блок и кода количества загружаемых информационных слов в операционный блок на сост- 50 ветствующие разряды входного регистра 121. Код количества загружаемых операндов в операционный блок в данной операции равен единице, Запись осуществляется с помощью управляю- 55 щего сигнала, который формируется регистром 77. Соответствующие коды из устройства управления.по управляющим входам 122 поступают на информационные входы регистра 121.

3. Передача кода количества загружаемых операндов в операционный блок на счетчик 144 и установка триггера 84 в единичное состояние. Сигнал записи на счетчик 114 и сигнал установки триггера 84 форми. руют соответствующие элементы И груп. пы 81) — 81п совместно с элементами

ИЛИ 831- 83 . После выполнения этих действий устройство переходит в режим ожидания до тех пор, пока сдвигатель не сформирует информационное слово необходимой разрядности (текущее значение лингвистической переменной).

4. По сигналу готовности из сдви-. гателя устройство местного управления формирует сигнал разрешения вы. дачи информационного слова в сдвигатель и осуществляет выдачу. кода записи текущего значения в операционный блок. Сигнал готовности из сдвигателя, который поступает по входу управления сдвигом 66, уста навливает триггер 78 в единичное состояние.

Сигнал разрешения выдачи информационного слова, который формируется с помощью элементов И 81 -81р.и

87 — 87» ИЛИ 92 и 93, по управляющему входу сдвигателя 72 поступает в сдвигатель, одновременно разрешая выдачу кода операции с входного регистра 121 через соответствующие группы элементов И 128)- 128Ä, 131,— 131„и 136 — 136, блока 76 селекторов, причем эти группы элементов И охватывают первые и последние столбцы операционного блока. Для промежуточных столбцов можно расширить аналогично. Одновременно сигнал разрешения выдачи через элементы задержки 91 и ИЛИ 96 уменьшает содержимое счетчика 114 на единицу.

5. В конце предыдущего такта после обнуления счетчика 114 элементы ИЛИ 80 и 82 формируют сигнал сброса для устройства местного управления, а также совместно с элементом ИЛИ 85 по четвертому выходу

100 этот же сигнал поступает в устройство управления как сигнал приема очередного кода команды.

Зтот же сигнал также поступает

26

1166128

45 в другие устройства как сигнал сброса.

Микропрограмма загрузки блока памяти значением базовых команд.

1. Прием сигнала выполняемой 5 операции по управляющим входам

98 на один из входов соответствующих элементов И группы 81 — 81< и запуск сдвигающего регистра 77 по сигналу из устройства управления.

2. Запись на .соответствующие раз- . ряды входного регистра 121 кода начального адреса ячеек памяти и ко" да количества последовательно sarpymae ячеек памяти (число операндов) 15

3. Передача кода начального адреса на счетчик 113 и кода количест.ва записываемых операндов на счетчик

: 114.

Э и действия выполняются аналогич- >о но микропрограмме последовательной загрузки строк операционного блока.

4. На очередном такте регистра

77 устройство входит в режим ожидания для подготовки входного слова. По сигналу готовности из сдвигателя устройство осуществляет выдачу в блок памяти (БЛ) следующей информации: сигнала записи в БП, адреса ячейки записи и информацион- ЗО мого слова из сдвигателя. По мере поступления сигнала готовности из сдвигателя устройство местного управления формирует для сдвигателя сигнал 72.разрешения выдачи. По этому З5 сигналу сдвигатель пересылает информационное слово в блок памяти. Сигнал формируется аналогично сигналу при последовательной загрузке строк операционного блока. Выдача адреса 40, ячеек блока памяти осуществляется со счетчика 113 с помощью групп элементов И 116 - 116 „ no управляющим входам 123 блока памяти. Сигнал записи в блок-памяти поступает по первым управляющим входам 102.

5. После завершения действия предыдущего такта осуществляется увеличение содержимого счетчика 113 на единицу, а содержимое счетчика 114 50 уменьшается на единицу, работа сдвигающего регистра 77 прекращается, триггер 78 обнуляется, и устройство входит в режим ожидания с новым адресом блока памяти. 55

По сигналу готовности иэ сдвигателя повторяются действия и. 4. Этот цикл продолжается до обнуления счетчика 114. После обнуления этого счетчика формируются сигналы сброса и готовности в.устройство управления для приема очередного кода команды аналогично, как и для предыдущих

/ микропрограмм.

Микропрограмма установки значения порога в блоке сравнения.

1..Выполняется аналогично первым шагом предыдущих микропрограмм.

2. Запись значения порога на соот-. ветствующие разряды входного регистра 121. Запись осуществляется по сигналу, сформированному в регист-.. ре 77.

3. Сигнал с второго такта сдвигающего регистра 77 совместно с входным сигналом кода выполняемой операции через соответствующие элементы И группы 81 - 81, формирует сигнал записи значения порога с регистра 121 на счетчик 1 14.

На этом же такте осуществляется выдача значения порога в блок сравнения и сигнала разрешения выдачи значения степени эквивалентности

{ Щ) из операционного блока. Значение порога поступает в блок сравнения по информационным выходам 46 устройства местного управления через группу элементов И 120»- 120п

Сигнал разрешения выдачи значения в блок сравнения поступает по первому управляющему входу 45 блока сравнения. В формировании этого сигнала участвуют элементы И 811—

81> н ИЛИ 89. На следующем такте регистра 77 осуществляется опрос ячеек блока сравнения. Сигнал опроса поступает по второму управляющему входу 48 блока сравнения на все ячейки блока параллельно. В процессе формирования сигнала опроса участвуют следующие элементы: группа И 81 — 81, счетчик 114, ИЛИ 80, И 86. После выполнения этих действий устройство входит в режим ожидания в пределах этого такта, пока не поступит сигнал сравнения с одной из ячеек блока сравнения.

Этот сигнал, который поступает на вход 49 управления. сравнением устрой— ства местного управления, подготавливает устройство местного управления для анализа состояния блока выходных регистров. При этом если блок выходных регистров свободен, то по входу синхронизации блока

Микропрограмма выбора минималь ного значения степени принадлежности параллельно по всем строкам.

1. Выполняется аналогично лре- о дыдущим микропрограммам.

2. Запись на соответствующие разряды входного регистра 121 кода начального столбца операционного блока и кодов операции в блоке "Запись", "Считывание" и "Конъюнкция". Сигнал записи формирует сдвиговый регистр

77, а коды поступают по вторым уп11661 поступает сигнал записи, осуществляет сброс всех элементов памяти и формирует сигнал в устройство управления о приеме очередного кода команды; если блок выходных регистров занят, то работа устройства прекращается и входит в режим ожидания до освобождения блока выходных регистров.

Эти действия выполняются аналогично предыдущим микропрограммам.

В случае отсутствия такого сигнала на очередном такте регистра 77 триггер 84 устанавливается в едийичное состояние и тем самым разрешает поступление сигналов синхронизации на счетчик 114,которое осуществляется с помощью элементов И 90, ИЛИ

96. В резулЬтате на каждом такте содержимое счетчика 114 уменьшается на единицу и соответствующий, код со счетчика 114 поступает в блок сравнения. Параллельно с кодом со счетчика 114 в блок сравнения поступает сигнал разрешения выдачи в ! 11

Зтот цикл продолжается до появления сигнала на выходе элемента ИЛИ 79 или до обнуления счетчика 114. Входы элементов ИЛИ 79 соединены с выходами блока сравнения. После завер- ЗО ,шения микропрограммы формируется сиг. нал в устройство управления о приеме очередного кода команды и сигнала сброса, как и в предыдущих микропрограммах. Появление более чем 35 одного значения на выходах блока сравнения алгоритмически невозможно.

Если появится такая ситуация, то это означает, что операционный блок некорректно загружен значениями 40 эталонных ситуаций, т.е. ошибка в исходных данных, а также неисправны операционный блок, устройство местного управления или блок сравнения, 45

28

28 равляющим входам устройства местного управления из устройства управления.

3. Запись кода начального столбца на счетчик 114. Зались осуществляется аналогично, как в предыдущих микропрограммах.

4. На этом такте осуществляется дешифрация кода столбца и выдача соответствующих кодов в операционный блок. В реализации этих действий участвуют: триггер 84 который устанавливается в единичное состояние сигналом, сформированным элементами И 81< — 81„, 115 — 115,„, дешифратор 117; элементы блока селекторов

127< — 127,, H 128,— 128„, 129 — 129„, 130 — 130п, 131 — 131„, 132, — 132 „, 133, — 133п, 136, — 136„» KIH 1341

134, 135„-. 135„. Причем выходы элементов И 1364 — 136 соединены с входами последнего столбца, выходы ИЛИ 1351 в 135п соединены с входами второго столбца, а выходы ИЛИ

1341 в 134 — с входами первого столбца. Сигнал с единичного выхода триггера 84 разрешает поступление кода номера столбца на дешифратор 117.

Последний дешифрирует первоначальный код и осуществляет коммутацию элементов И 128 — 128„, 129) — 129 и 1301,— 130 так, чтобы обеспечить считывание с k столбца, далее запись в k-1 столбец операционного блока и выполнение на этом столбце операции конъюнкции.

В таблице показан порядок коммутации столбцов операционного блока.

По горизонтали з таблице показаны столбцы так, как они расположены в операционном блоке. По вертикали показаны сигналы синхронизации, которые поступают на счетчик 114 для последующего формирования адресов столбцов. На первом сигнале тактовой частоты осуществляется считывание значений Я с k-го столбца и запись этих значений в k-1 столбец. После записи через время 1 которое определяется элементами задержки 127 — 127» осуществляется выдача кода операции конъюнкции.

Эти действия укладываются во времени в один период синхронизации.

1166128

Сигналы с выходов дешифратора

117 через группу элементов ИЛИ 126I

126> и задержки 127 — 127„„осущест-. вляют необходимые коммутации. Этот цикл продолжается до обнуления счев (чика 114. После обнуления счетчика

114 формируется сигнал приема очередного кода команды в устройство управления.

В данном примере реализации устройства местного управления рассмотрен последовательный принцип сравнеиия содержимого столбцов. Воз. можно реализовать и другой вариант параллельный. В этом случае функциональная схема устройства местного управления будет сложнее почти в

2 раза, но при этом увеличится быстродействие примерно в 5-6 раз.

При реализации этого способа на .,первом такте осуществляется попар, ное параллельное сравнение содержи, мого столбцов, а на втором такте— передача с одних столбцов на другие.

:Например, на первом такте сравнивается содержимое столбцов k c k-1;

k"2 с k-3, k-4 с k-5 и т.д., а на втором такте передается содержимое k-1 столбца íà k-3,k-5 столбца .на k-7 и т.д., и выполняется опе- . рация конъюнкции.

Микропрограмма выдачи кода опе-:. рации в операционный блок.

З0 1. Действия, выполняемые на этом такте, аналогичны действиям первых тактов предыдущих микропрограмм.

2. Запись на входной регистр 121: кода выл .лняемой операции в one"" рационном блоке.

3. Выдача кода операции в операционный блок и разрешение поступления сигналов синхронизации.в блок.

При выполнении этих действий

40 сигнал с соответствующего элемента

И группы 811- 81 устанавливает триггер 84 в единичное состояние.

Выходной сигнал триггера 84 с по-.. мощью элемента 95 по входам 101

45 разрешает поступление сигналов синхронизации в операционный блок. (Входы 101 входят в состав управляющих входов 16 операционного блока). Одновременно вью<одной сигнал

50 триггера 84 через элементы ИЛИ 126

126п поступает на входы элементов

И 128 — 1280, 1311 — 131, и 136)

136,, разрешая выдачу кода выполняемой операции с регистра 121

55 в операционный блок.

На определенном такте регистра (в зависимости от выполняемой операции), т.е. при совпадении соот31

1166128

4О ветствующих сигналов на определенййх входах элементов И 811 в 81„, осуществляется обнуление триггера

84, что означает завершение операции в операционном блоке. 5

После обнуления триггера 84 формируется сигнал в устройство управления о завершении операции в операционном блоке.

При выполнении операции инверсии, 10 конъюнкции, импликации, ассоциативного .поиска выходы элементов И 81

81 и объединяются элементом 88 и элемент И 94 формирует сигнал записи 34 в блок выходных регистров.

Блок 7 памяти предназначен для записи, хранения и считывания значения базовых команд (коды управляющих воздействий на объекты), а также для параллельного сравнения младших разрядов степени принадлежности 1" с эталонными значениями.

БП состоит из столбцов схемы

137 сравнения по числу строк операционного блока, состоящих из ячеек

138 сравнения и накопителя 139 БПсо схемой управления.

Рассмотрим работу столбца 137 равнения и ячейки 138. Количество чеек 138 сравнения, объединенных столбец, определяется в зависимоси от дискретности разбиения значения. Каждый столбец 137 состоит из информационных входов 44, которые подключены к одним входам элементов 35

140 сравнения, входящих во все ячейки 138. Другие входы элементов 140 сравнения соединены с выходами своих регистров 141. Информация в регистры записана в процессе изготовления и больше не меняется. Элемент сравнения представляет собой комбинационные схемы сравнения, предназначенные для сравнения на равенство двух положительных двоичных чисел. Выходы 45

142 признака "равно" элементов < равкения соединены с накопителем БП .и являются шинами выборки конкретного значения базовой команды. Сигнал считывания в блок 137 формируется с помогло щью элемента ИЛИ 143 ипоступает в блок по входу 144 считывания.

Накопитель БП со схемой управления состоит из следующих элементов (фиг. 14): регистра 145 адреса, де- 55 шифратора 146 адреса, элементов ИЛИ

1471 - 147 . и 150, И и И-НЕ 148, .148 п и 148",; 148„", регистров памяти (ячеек памяти накопителя) 149 —

149 ° Кроме того, устройство содержит входы 123 кода адреса, соединенные с пятым выходом местного устройства управления, входы

142 выборки ячеек памяти, вход 102 записи, соединенный с пятым выходом устройства местного управления, выходы 35 выдачи содержимого блока памяти, соединенные с информационными в:.одами блока выходных регистров, другие информационные входы 63, соединенные с выходами сдвигателя, :управляющий вход 144, по которому поступает сигнал считывания из столбцов сравнения. В качестве ячеек памяти используются трехстабильные регистры типа К589ИР12. Использование этих регистров при ограниченном объеме памяти упрощает струк. туру и организацию памяти. При необходимости увеличения разрядности ячеек памяти регистра ее можно наращивать как по разрядности, так и по количеству ячеек памяти.

Накопитель со схемой управления, работает в следующих режимах: запись значения базовых команд в ячейки памяти с внешних устройств и считывание по сигналам из схемы сравнения значения базовых команд.

При записи значения базовых команд из местных устройств управления по пятым выходам 123 поступает код адреса записи. Регистр 145 запоминает код адреса, а дешифратор

146 дешифрирует. Сигнал с выхода дешифратора совместно с сигналом

11 11

Запись из устройства местного управления, возбуждает соответствующий выход одного из элементов И

148 .- 148, который возбу;сдает вход разрешения записи одной из ячеек памяти. Входная информация, необходимая для записи, т.е. значение базовых команд, поступает иэ сдвигателя по входным информационным шинам 63 во все ячейки памяти нарал. лельно °

Режим считывания. В этом режиме осуществляется считывание значения базовых команд из блока памяти. Формирование сигнала считывания и выбор конкретной ячейки БП осуществляется по сигналам1 которые поступают из ячеек блока сравнения.. В этом режиме устройство работает следуюшим образом. По одному из входов

33

r 166 1 28

142 поступает сигнал с возбужденного выхода ячейки 138 столбца 137. Сигнал с возбужденного входа 142 через соответствующий элемент ИЛИ группы

1471 — 1471 возбуждает один из

5 входов соответствующего элемента

М II

И-HF. группы 148 — 148 . Тем самым

1 0 осуществляется выбор ячейки памяти.

Сигнал считывания поступает по одному иэ выходов 144 столбцов сравнения и элемента ИЛИ 150, который возбуждает вторые входы всех элеменII И тов И-HF 148 — 148 . Тот элемент. ф и

И-.НЕ группы 1481- 148„, у которого возбуждены оба входа, переводит соот- 5 ветствующую ему ячейку памяти в рабочее состояние. Ячейка памяти .в рабочем состоянии осуществляет выдачу на информационные выходы 35 блока памяти содержимого ячейки. 20

Однако одновременное возбуждение двух и более выходов 142 не допускается. Реализация считывания по.принципу равенства какому-то заранее заданному значению позволяет получить преимущества АПП не только при выполнении операций в операционном блоке, но и при обращении . к накопителю блока памяти, повысить быстродействие БР при одновременном упрощении блока памяти.

Устройство управления предназначено для группового управления несколькими операционными блоками и обеспечивает прием входной управляющей информации с различных устройств ввода, дешифрирует и распреде ляет эту входную управляющую информацию между сдвигателем и устройством местного управления. Кроме этого, 40 устройство управления согласует работу во времени всех остальных блоков и устройств процессора.

Управляющая информация, которая тоступает в устройство управления с блока ввода, имеет формат, состоя;щий из 7 зон: 1-я зона содержит код, указывающий SG на формат команды; 2-я зона - код порядкового номера используемых операционного блока, блока сравнения и блока памяти; 3-я эона - код, указывающий на разрядность исполь- 55 зуемого информационного слова; 4-я зона — код выполняемой операции, 5-я зона — код признака операционного блока или блока памяти; 6-я эона код количества последовательно загружаемых операндов в операционный блок или в блок памяти, 7-я зона код логической операции, выполняемой в операционном блоке.

В зависимости от конкретной реализации системы команд некоторые зоны управляющего слова могут отсутствовать или нести другую информацию.

Устройство управления (фиг. 15) содержит: сдвиговый регистр 151, дешифраторы 153 и 160, выходйые perueòðû 154 и !55, триггер 158, группы элементов И 156t - 156n 15?„ †. 1570 и

161 — 161,, ИЛИ 159, генератор t5 синхроимпульсов, группу селекторов

152, — 15?» вход 11 кода операции процессора, выход 68 сигналов выборки операционного блока или блока памяти, выходной сигнал 69 записи управляющей информации в сдвигатель, выходы 70 сигналов кодов длины информационных слов, выходы 71 синхронизации, выходные сигналы 73 выборки операционного блока и блока памяти, выходы 98 для передачи кода команды в устройство местного управления, выход 99 сигналов запуска устройства местного управления, входные сигналы 100 о завершении выполнения операции в устройстве местного управления, выходы 122 сигналов кодов операций.

Рассмотрим работу устройства управления в основных режимах обработки входной управляющей информации.

Перед началом работы с пульта управления осуществляется сброс процессора. Цепи сброса на функц.:ональ ных схемах не показаны, как принято для регулярных цепей. После сброса осуществляется запуск процес-сора, для чего по сигналу с пульта управления осуществляется запуск генератора 150 синхронизации и через группу элементов И 16t< — 16t pasИ решает поступление на дешифратор 160 первой зоны кода команды.,Дешифратор 160 дешифрирует первую зону кода команды и осуществляет запись единицы B соответствующий разряд регистра 151. В зависимости от разря-да, куда записана единица, осуществляется считывание необходимого количества зон кода команды, входящих в данную команду. На своем первом такте регистр 151 формирует сиг

36

1166128

5

t5

20 с п и АФВ

1, при А В, 0 при A

152» — 152 . Дешифратор дешифрйрует код и регистр 154 запоминает на одном из своих выходов признак выбранных операционного блока и блока памяти.

На втором такте регистр 151 форми рует сигнал, который поступает на первые входы всех элементов И

156».- 156>, тем самым разрешая выдачу третьей зоны кода команды в сдвигатель. Код поступает по выходам ?О. Очередной такт регистра 151 формирует сигнал, который поступает на селекторы 152» — 152»1, и тем саум разрейает поступление четвертой зоны кода команды на дешифратор. Одновременно этот же сигнал с выхода регистра 151 разрешает запись на регистр 155 признака кода выполняемой операции. С выхода 98 регистра 155 признак кода поступает в устройство местного управления для формирования необходимьгх управляющих сигHBJloB для данной операции. Регистры 154 и 155 заг;аиинают соответствую-цие признаки кодов до завершения данной операции.

Ча четвертом такте регистр 15:! формирует сигнал, который возбуждает один из входов группы элементов Л 157» - 157 . На другие входы элементов И поступает значение пятой зоны кода команды, т.е, начального адреса операционного блока или блока памяти. Один из разрядов этой зоны осуществляет выбор операционного блока или блока памяти и в зависимости от этого разряда триггер

)58 принимает единичное или нулевое значение. Сигналы с выходов триггера 158 по..выходам 68 поступают в сдвигатель, как сигналы выцачи входного информационного слова в операционный блок или в блок памяти.

На последующих двух тактах регистр 151 формирует сигналы для выдачи в устройство местного управления шестой и седьмой зон кода команды. Шестая и седьмая эоны кода команды, т,е. код количества последовательно загружаемых операндов в операционный блок или в блок памяти и:.код логической операции

55 в операционном блоке, пересылаются в устройство местного управления через элементы И 157» — 157> через выходы 122.

После выполнения этих действий ре« гистр 151 обнуляется. Дальнейший запуск регистра 151 осуществляется по сигналам из местных устройств управления, которые поступают по входам 100. Одновременно при выдаче соответствующих кодов в местные устройства управления и в сдвигатель по выходам 99 и 69 соответственно поступают сигналы записи. Схема сравнения, или элемент сравнения, которая используется во многих устройствах процессора, предназначена для параллельного сравнения двух кодов п-разрядных двоичных положительных чисел на равенство, больше или меньше, т.е. реализует следующие функции: если А и В два положительных числа, то

Узел построен как классическая схема сравнения на комбинационных элементах (фиг. 163 162» — 1(>?,», 163»вЂ 163п, 164» — 164»„ 165» — 165„, 166 и имеет входные 167» — 167 . (A„— Ап, » — B»») и выходные 168 (H „, H,) и 169 (Н2,Н ) шины. По входам А и В поступают соответствующие коды входных чисел, на выходе имеющие признаки Н, Н или Н», Н и поступающие в соответствующие элементы устройств. Работу схемы несложно проследить по схеме, представленной на фиг. 16, задавая различные коды чисел.

Схема сравнения в конкретных устройствах имеет" необходимое количест-. во разрядов.

Рассмотрим работу процессора в целом. Перед началом работы необходимо установить в нулевое состояние весь процессор.» Для этого устройство управления формирует .специальный сигнал сброса. После сброса необходимо осуществить предварительную запись информации. Для это» го вначале загружаются блоки памяти значением множества базовых команд, устанавливается значение порога на блоке сравнения и в каждук

37 1166128 38 строку операционного блока запи- поступает из сдвйгателя в операсывается эталонная ситуация. ционный блок по информационным шинам

Каждая базовая команда, ко- Преобразование текущей информации торая находится в одной из ячеек осуществляется в операционном блоке. памяти, представляет собой код уп- g Результаты обработки выдаются по равляющих сигналов, которые посту- вертикальным информационным выхопают во внешнюю среду (например, дам на блок выходных регистров. на технологический процесс? для Преобразование текущей информации принятия решения для данной теку- производится по строкам параллель:щей ситуации, описываемой значением tO но, результат выдается последовалингвистической переменной. тельно со всех строк или с одной .

Для выполнения этих действий строки в зависимости от выполняемой совместно устройство местного уп- операции. равления и устройство управления Операция эквивалентности наи,формируют необходимые управляющие 15 более сложная и длительная, а также сигналы, а необходимая информация включает все остальные операции, поступает по. информационным входам поэтому рассмотрим ее более подробпроцессора на сдвигатель. Сдвига- но. тель формирует слова необходимой Текущее значение лингвистической разрядности и распределяет на каж- ур переменной, как и для других опедое устройство соответственно. раций, поступает в операционный блок и записывается во все ячейки матрицы .

При выполнении логических опера- Запись осуществляется параллельно по ций инверсии, дизъюнкции, конъюнк- строкам. Предположим, что перед на— ции, импликации, записи, чтения, 25 чалом работы в матрицу записаны этаассоциативного поиска и сравнения лонные ситуации, которые описываютблоки сравнения и памяти не участ- ся следующими лингвистическими пере вуют в работе. Текущая информация ме нны и:

Y) t 2 1) ) ), )))2!Ч)2»" )< pl„/9), 2 " I l)))nip(n )

l 2 ())2 !22 ) ))) 22 ))22 " ) ))2! 32 " ) )n l 32 ) )

m л ) (Pll3) ) ())J)l3)2 ) ) Pl l9) P) )" л

=(ln l)l pm2fgm2 )" l))m " )» ° m 1

Каждое -из этих значений лингвистичес" Текущую ситуацию представим в виде ких переменных записано в соответст- следующего значениялингвистической пе-вующей строке матрицы. ременной (расплывчатого множества). =)(P,(g,»cPz/LJ Р;1, "", Рп1 jn, где У вЂ” расплывчатое подмножество, ячейке выполняются действия описыкоторое определяет различ- ваемые формулой (5). В результате ные значения лингвистичес- этих действий в операционном блоке кои переменнои;

45 получаем новые значения лингвисти— степень принадлежности ческих переменных, при этом эталонэлемента у базового множе- ные ситуации, описываемые выражением ства к множеству У. (7), также сохраняются, Текущее значение лингвистической . Вновь полученные значения лингвис— переменной записывь тся во все стра- тических переменных можно записать

50 ки матрицы. После записи в каждой в следующем виде:

=1 « «, Р.!Ь -" А, ", Р Й" ) ! 1

1z=(pq lgz i pqql9zz "1 « с у " < р 1 1

° °

))); !2)) ))2)21Ч)2 I "I Pl l92 I "nI P)nlrb)n) ) л

2 ()" 2 2 9219m) ) ) )))2))) J - I )2) l3;}

1166128

В результате каждая ячейка матриць. запоминает новое значение. При этом сохраняется также эталонное значение jb1; . После этих действий, начиная с крайнего левого столбца 5 ма1 рицы, по каждым строкам осуществляются сравнения новых значений 1, между собой. В конце сравнения на крайнем справа столбце запоминается

I наименьшее значение p " для каждой 10

) строки матрицы. После этого зна-! чения P ; ;параллельно поступают на блок сравнения. Предположим, что из

I всех значений P "",,столбца есть единственное значение, которое больше или 5

11

1 равно значению порога, и это значение поступает в блок памяти. В блоке памяти на соответствующем столбце сравнения осуществляется вторичное сравнение младших разрядов значения N

I в с дискретными значениями, которые

I )I находятся в ячейках, образовывающих . столбец. Сравнение осуществляется параллельно по всем ячейкам столбца и та ячейка, в которой ; сравнилось, > формирует сигнал считывания в с6ответствующую ячейку памяти, где хранится множество базовых команд для данной ситуации.

На этом операция заканчивается.

Специализированное вычислительное устройство, ядро которого может -. составлять предлагаемый АПП, эффективно обрабатывающее лингвистические переменные и реализующее расплывча- З тые алгоритмы управления в реальном или опережающем масштабе времени в режимах принятия решения или советчика в сложных системах управления, в настоящее время особенно актуаль- 40 но в управлении сложными технологическими процессами, в робототехнике, а также в моделировании деятельности человека при принятии решений в условиях неопределенности 45 или нечеткости входной информации. . Проведем сравнительную оценку по быстродействию АПП с наиболее производительной 3ВМ ЕС-1060.

Для сравнения будем использовать 50

АПП с одним операционным блоком.

Количество лингвистических переменных s мMа тTр иHц е e 1100, т.е, 10 строк операционного блока; количество элементов, образующих каждую лингвисти-- 55 .ческую переменную, — 50, или 50 столбцов операционного блока. Соответственно имеем операционный блок с 10х50=500 ячейками однородной структуры. Ячейки операционного блока изготовлены на интегральных микросхемах среднего быстродействия (ИИС, серии K155) как наиболее распространенные. Рабочая частота синхронизации, используемая в операционном блоке, равна 5 мГц (максимальная для данных микросхем

10 мГц) .

Временные параметры ЕС-1060: цикл ОЗУ 1,25 мкс, время выполнения логических операций 0,32 мкс.

Предположим, что операционный блок АПП и ОЗУ ЕС-1060 загружены необходимыми исходными данными, т.е, эталонными и текущими значениями лингвистических переменных. Рассмотрим наиболее: сложную логическую операцию эквивалентности.

При выполнении этой операции

ЕС- l060 работает последовательно и для каждого значения степени принадлежности требуется двухкратное обращение к ОЗУ; для считывания значения степени принадлежнос" ти эталонного значения; для записи значения степени эквивалентности.

Кроме обращения к 03У, требуется трехкратное выполнение операции сравнения для всех значений степеней принадлежности, образующих данную лингвистическую переменную.

Исходя иэ этого, для 50 элементов одной лингвистической переменной требуется. 50х2х1,25+50х3х0,32®

t73 мкс. Иэ полученных 50 значений необходимо выбрать наименьшее значение. Для выполнения этой процедуры требуется 50х1,25 +

+0,32x50 = 78,5 мкс. Итак, на обработку одной лингвистической пе1 ременной требуется 173+78,5 =

251,5 мкс и соответственно на

4 ,10 лингвистических переменных

2515 мкс.

Рассмотрим время обработки этих же значений лингвистических переменных в АПП. Предположим, что в АПП используется один операционный блок который работает параллельно, l и время обработки одной лингвистической переменной равно времени обработки всех лингвистических переменньп независимо от их количества и базового множества, образующих их.

Для определения степени эквивалентности эталонных лингвистических пере.

41 1166 менных с текущим значением лингвисти ческой переменной требуется три

I рабочих. такта, или 3x0,2=0Ä6 мкс.

Выбор наименьшего значения степени эквивалентности для всех лингвистических переменных возможен двумя способами, которые зависят от реализации устройства местного управления: последовательный и последовательно-параллельный способы. 10

При последовательном способе реализации затрачивается время

50х0,2=10 мкс. При последовательно128 42 параллельном способе 7х0,2=1,4 мкс.

И в зависимости от этого общее время, затрачиваемое операционным блоком, 10+0,6= 10,6 11 мкс и 1,4+

+О б = 2 мкс.

По сравнению с EC-1060:

=2,27 10 раза и — 1,3 l0 раза.

Эффективность. растет вместе с ростом количества элементов базового множества, образующих лингвистические переменные, и числом лингвистических переменных.

1166128

Фиг.2

1166128

15 12

Фма У

15 12

i 166128

l l 66128

11б6 128

1166128

7Ð 74 4Х )N

1166128

11бб 1 28

1166128

1166128

11бб128

1166128

1166128, Составитель Г. Виталиев

Редактор С, Лыжова Техред,Т.Фанта Корректор Е. Сирохман

Заказ 4312/45 Тираж 710 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r Ужгород, ул. Проектная, 4