Устройство для контроля считываемой информации

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СЧИТЫВАЕМОЙ ИНФОРМАЦИИ, содержащее генератор тактовых импульсов, группу формирователей импульсов, формирователь синхросигнала, блок управления , содержащий кнопку сброса и первый элемент ИЛИ, блок контроля, содержаищй два регистра, первую схему сравнения, первый счетчик, первый дешифратор, пять элементов ИЛИ, два элемента И, коммутатор , первый триггер, первый элемент НЕ, блок индикации, причем информационные входы устройства соединены с соответствующими входами формирователей импульсов группы, синхровход устройства соединен с входом формирователя синхросигнала, выходы формирователей импульсов группы соединены с информационными входами первого и второго регистров, выходы которых соединены с первой и В1орой группами информационных входов первой схемы сравнения, первый выход генератора тактовых импульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера, выход первого элемента И соединен со счетным входом первого счетчика, выходы которого соединены с информационными входами первого дешифратора, первый, второй и третий выходы которого соединены с первыми входами второго, третьего и четвертого элементов ИЛИ, четвертый, пятый и шестой выходы первого дешифратора соединены с вторыми входами второго, третьего и четвертого элементов ОТИ соответственно , выход второго элемента ИЛИс входом записи второго регистра, выходы третьего и четвертого элементов ИЛИ соединены с входом записи с первого регистра и входом разрешения первой схемы сравнения соответствен (Л С но, выходы второго регистра - с соответствующими информационными входами коммутатора, управляющий вход которого соединен с выходом Равно первой схемы сравнения и с первым входом пятого элемента ИЛИ, выход Неравно первой схемы сравне00 о со о со ния соединен с первым входом второго элемента И, второй вход которого соединен с шестым выходом первого дешифратора, выход второго элемента И соединен с вторым входом пятого элемента ИЛИ и первым информационным входом блока индикации, выход пятого элемента ИЛИ соединен с первым входом элемента ИЛИ, второй вход кото рого подключен к кнопке сброса, выход первого элемента ИЛИ соединен с нулевым входом первого триггера и входом сброса первого счетчика, информационные выходы коммутатора являются информационными выходами устройства , выход формирователя синхросигнала соединен с третьим входом перво

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИ Х

РЕСПУБЛИК (51)4 G 06 F 11/16

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3723446/24-24 (22) 11.04.84 (46) 23.09.85. Бюл. № 35 (72) А,Н.Гришуткин, В.Н.Пуцков и Н.Н.Новиков (53) 681 ° 3(088.8) (56) Авторское свидетельство СССР № 471594, кл. G 06 F 7/10, 1973.

Авторское свидетельство СССР № 1056200, кл. С 06 F 11/16, 1982. (54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

СЧИТЫВАЕМОЙ ИНФОРМАЦИИ, содержащее генератор тактовых импульсов, группу формирователей импульсов, формирователь синхросигнала, блок управления, содержащий кнопку сброса и первый элемент ИЛИ, блок контроля, содержащий два регистра, первую схему сравнения, первый счетчик, первый дешифратор, пять элементов

ИЛИ, два элемента И, коммутатор, первый триггер, первый элемент НЕ, блок индикации, причем информационные входы устройства соединены с соо ветствующими входами формирователей импульсов группы, синхровход устройства соединен с входом формирователя синхросигнала, выходы формир вателей импульсов группы соединены с информационными входами первого и второго регистров, выходы которых соединены с первой и второй группами информационных входов первой схемы сравнения, первый выход генератора тактовых импульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера, выход первого элемента И соединен со

„„80„„1 18О903 А счетным входом первого счетчика, вы— ходы которого соединены с информационными входами первого дешифратора, первый, второй и третий выходы которого соединены с первыми входами второго, третьего и четвертого элементов ИЛИ, четвертый, пятый и шестой выходы первого дешифратора соединены с вторыми входами второго, третьего и четвертого элементов ИЛИ соответственно, выход второго элемента ИЛИ— с входом записи второго регистра, выходы третьего и четвертого элементов ИЛИ соединены с входом записи первого регистра и входом разрешения первой схемы сравнения соответственно, выходы второго регистра — с соответствующими информационными входами коммутатора, управляющий вход которого соединен с выходом

Равно первой схемы сравнения и с первым входом пятого элемента ИЛИ, выход Неравно" первой схемы сравнения соединен с первым входом второго элемента И, второй вход которого соединен с шестым выходом первого дешифратора, выход второго элемента

И соединен с вторым входом пятого элемента ИЛИ и первым информационным входом блока индикации, выход пятого элемента ИЛИ соединен с первым входом элемента ИЛИ, второй вход кото рого подключен к кнопке сброса, выход первого элемента ИЛИ соединен с нулевым входом первого триггера и входом сброса первого счетчика, информационные выходы коммутатора являются информационными выходами устройства, выход формирователя cèíõðoñèãнала соединен с третьим входом перво1180903 го элемента И и входом первого элемента HF, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит два дешифратора, пять счетчиков, элемент НЕ, триггер, шесть элементов ИЛИ, семь элементов И, схему сравнения, а блок управления содержит два триггера, кнопку пуска, три элемента ИЛИ, группу элементов И, регистр, причем выходы формирователей импульсов соединены с информационными входами второго дешифратора, первый выход которого соединен с первыми входами шестого, седьмого, восьмого и девятого элементов ИЛИ, п-й выход второго дешифратора (где n — число информационных входов устройства) соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом второго триггера, единичный вход которого соединен с вторым входом десятого элемента ИЛИ и подключен к кнопке пуска, выход первого элемента ИЛИ соединен с нулевым входом в.-орого триггера и первым входом одинадцатого элемента ИЛИ, выход второго триггера — с вторым информационным входом блока индикации и первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента НЕ, выход третьего элемента И соединен с единич ным входом первого триггера, второй вход десятого элемента ИЛИ подключен к кнопке сброса, выход десятого элемента ИЛИ соединен с входом сброса третьего регистра и нулевым входом третьего триггера, выход которого соединен с третьим входом первого элемента ИЛИ, выходы второго регистра соединены с первой группой информационных входов блока индикации и с первыми входами соответствующих элементов И первой группы, вторые входы элементов И первой группы соединены с выходом одинадцатого элемента ИЛИ и единичным входом третьего триггера, выход первого элемента ИЛИ соединен с вторыми входами шестого и седьмого элементов ИЛИ и первым входом двенадцатого элемента ИЛИ, счетный вход второго счетчика соединен с выходом формирователя синхросигнала„ вторым входом двенадцатого элемента ИЛИ и со счетным входом третьего счетчика, выход двенадцатого элемента ИЛИ соединен со счетным входом четвертого счетчика, выход переполнения которого соединен с входом второго элемента HF., первым входом тринадцатого элемента ИЛИ и третьим входом шестого элемента ИЛИ, выход второго элемента HE соединен с первым входом четвертого элемента

И, выход которого соединен с входом сброса четвертого счетчика и первыми входами пятого, шестого и седьмого элементов И, выходы которых соединены со счетными входами четвертого, пятого и шестого счетчиков соответственно, входы сброса которых соединены с выходом восьмого элемента

ИЛИ, третий вход которого соединен с выходом восьмого элемента И, выходы четвертого, пятого и шестого счетчиков соединены с первой, второй и третьей группами входов второй схемы сравнения, первый, второй и третий входы третьего дешифратора соединены с вторыми входами пятого, шестого и седьмого элементов И соответственно, четвертый выход третьего дешифратора соединен с первыми входами восьмого и девятого элементов И и входом разрешения второй схемы сравнения, выход Неравно которой соединен с вторым входом девятого элемента И, выход которого соединен с вторым входом тринадцатого элемента ИЛИ, четвертым входом шестого элемента ИЛИ и третьим информационным входом блока индикации, выход Равно второй схемы сравнения соединен с вторым входом восьмого элемента И, входы обнуления второго и третьего счетчиков соединены с выходами седьмого и восьмого элементов ИЛИ соответственно, второй выход генератора тактовых импульсов соединены с вторым входом третьего элемента И, третий вход которого соединен с выходом чет-. вертого триггера, единичный .вход которого соединен с выходом десятого элемента ИЛИ, нулевой вход четвертого триггера соединен с выходом шестого элемента ИЛИ, четвертый вход которого соединен с выходом девятого элемента И, четвертым информационным входом блока индикации, вторым входом тринадцатого элемента

ИЛИ, выход которого соединен с первыми входами элементов И второй группы, вторые входы которых соединены с соответствующими выходами второго дешифратора, первый, 1180903 второй и третий входы одинадцатого элемента ИЛИ соединены с выходами второго элемента И, тринадцатого элемента ИЛИ и выходом девятого элемента И соответственно, выходы третьего регистра соединены с второй

Изобретение относится к вычислительной технике и может найти применение в вычислительных, управляющих, информационных и контролирующих системах для контроля информации, считываемой с перфоленты.

Цель изобретения — повышение быстродействия.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — схема блока

10 контроля считываемой информации; на фиг. 3 — схема блока управления.

Устройство содержит информационные входы 1, вход 2 синхронизации, группу формирователей 3 импульсов, формирователь 4 синхроимпульсов, генератор 5 тактовых импульсов, дешифратор 6, элемент ИЛИ 7, триггер 8, элемент

ИЛИ 9, элемент И 10, счетчик 11, элемент ИЛИ 12, элемент HE 13, элемент ИЛИ 14, счетчик 15, элемент ИЛИ

16, дешифратор 17, группу элементов

И 18, счетчик 19, дешифратор 20, элемент И 21, элемент И 22, элемент

И 23, счетчик 24, счетчик 25, счетчик 26, схему 27 сравнения, элемент

И 28, элемент ИЛИ 29, блок 30 контроля считываемой информации, элемент

И 31, блок 32 управления, элемент

И 33. 30

Блок 30 контроля считываемой информации содержит регистр 34, элемент

HE 35, триггер 36., элемент ИЛИ 37, элемент И 38, счетчик 39, дешифратор

40, элементы ИЛИ 41-44, схему 45 сравнения, коммутатор 46, элемент

И 47, регистр 48.

Блок 32 управления содержит переключатель 49 пуска, переключатель 50 сброса, элемент ИЛИ 51, триггер 52, элемент ИЛИ 53, элемент ИЛИ 54, блок

55 индикации, триггер 56, группу э;1ементов И 57, регистр 58. группой информационных входов блока индикации, выходы второго и третьего счетчиков соединены с информационными входами второго и третьего регуляторов соответственно.

Блок 30 контролч считываемой информации работает следующим образом.

По момента поступления информации и синхросигналов переключателем 50 сброса блока 32 управления в нулевое состояние приводится триггер 36 и счетчик 39 импульсов. Начальной фазой процесса считывания является пауза. При этом сигнал логического нуля, снимаемый с выхода формирователя 4 синхроимпульсов, иньертируется элементом НЕ 35, и при наличии сигнала на выходе пуска блока 32 управления через элемент И 31 устанавливает триггер 36 в единичное состояние. С выхода триггера 36 снимается сигнал, подготавливающий элемент И 38 к открытию. При этом импульсы частоты f с выхода гене1 ратора 5 импульсов через элемент И 38 не проходят, так как на другом его входе в момент паузы присутствует сигнал уровня логического нуля, поступающий с выхода формирователя 4 синхроимпульсов. При поступлении с выхода формирователя 4 синхроимпульсов уровня логической единицы открывается элемент И 38 для прохождения импульсов генератора 5. Длительность импульсов генератора 5 тактовых импульсов рассчитывается таким образом, чтобы их вырабатывалось не менее шести в интервал действия синхроимпульса. Импульсы тактового генератора 5 через элемент И 38 поступают на счетный вход счетчика

39. Выходной код счетчика 39 дешифрируется с помощью дешифратора 40 таким образом, что после первого (четвертого) импульса генератора 5 тактовых импульсов возбуждается первый (четвертый) выход дешифратара 40, после второго (пятого) импульса генератора з 1180903 4

5 импульсов — второй (пятый) выход дешифратора 40, после третьего (шестого) импульса генератора 5 импульсов — третий (шестой) выход дешифратора 40. 5

При возбуждении первого выхода дешифратора 40 сигнал уровня логической единицы через элемент ИЛИ 41 и через вход записи первого регистра

34 разрешает прием з регистр 34

10 через его входы байта информации.

Затем при возбуждении второго выхода дешифратора 40 сигнал уровня логической единицы через элемент ИЛИ 42 и через вход записи второго регист- 15 ра 48 разрешает прием в регистр 48 через его информационные входы этого байта информации. Далее при возбуждении третьего выхода дешифратора 40 сигнал уровня логической 20 единицы через элемент ИЛИ 43 и через вход разрешения схемы 45 .сравнения разрешает сравнение байтов, зафиксированных в регистрах 34 и 48. Если байты информации равны, то на выходе 25

"Равно" схемы 45 сравнения вырабатывается импульс, который через управляющий вход коммутатора 46 разре— шает передачу на информационные входы устройства байта информации с вы- З0 ходов регистра 34. Одновременно с сигналом "Равно" через вход элемента ИЛИ 44 и второй вход элемента ИЛИ 37 устанавливается в "О" триггер 36 и счетчик 39, Если при считывании информации на регистрах 34 и 48 окажутся различные коды, тогда вместо сигнала "Равно" на выходе схемы 45 сравнения будет выработан сигнал

"He равно", который поступит на -пер- 40 вый вход второго элемента И 47, закрытый сиГHBJIQM IIpHcутствующим на

его втором входе. При этом с выхода генератора 5 импульсов будут продолжагь поступать импульсы через элемент ИЛИ 38 на счетчик 39, а на выходе дешифратора 40 возбудятся последовательно его четвертый, пятый и шестой выходы. В результате этого повторно осуществленыдействия записи байтов в регистры 34 и 48 и их сравнение на схеме 45 сравнения. При выработке сигнала Равно аналогично вышеописанному случаю произойдет передача правильного принятого байта 55 на выход устройства через коммутатор

46 и установка устройства в исходное состояние для контроля очередного байта информации, Рсчи вторично вырабатывае;сл сигнал Не равно", то в результате его совпадения ио времени с возбуждением шестого выхода дешифратора 40 на вход элемента И 47 проходит сигнал на блок 32 управления совместно с информацией, которая неправильно считана (для регистрации отображения с целью локализации дефекта), т.е. работа блока соответствует работе известного устройства.

Работа блока 32 управления начинается с нажатия переключателя 50 сброса. По команде "Сброс" приводится в исходное состояние триггер 52, регистр 58 и выдается сигнал элементу

ИЛИ 37. При нажатии переключателя 49 пуска выдается команда для пуска устройства и для индикации на блок 55 индикации, При появлении сигналов на входе А с выхода блока 30 в случае ошибки в считанной информации от элемента

ИЛИ 14 в случае отсутствия синхросигнала, от элемента И 28 в случае изменения скорости ввода информации выдается сигнал на блок 55 индикации и на элемент И1И 54, С выхода элемента ИЛИ 54 сигнал поступает на группы элементов И 57, разрешая запись информации в регистр 58 и на вход S-триггера 56, переходом которого в единичное состояние через элемент ИЛИ 51 выдается сигнал к элементу ИЛИ 37, и приводится в исходное состояние триггер 52, с выхода пуска сигнал снимается. При программировании программного сброса блока 32 управления подается сигнал на третий вход элемента ИЛИ 51 (В), Устройство работает следующим образом.

При нажатии переключателя 50 сброса в блоке 32 управления появляется сигнал на выходе элемента ИЛИ

51, которым приводятся в исходное состояние счетчики 11, 15, 19, 24, 25 и 26, триггер 8 и блок 30 контроля считываемой информации, Пуск устройства осуществляется при нажатии переключателя 49 пуска в блоке 32 управления. В этом случае с выхода пуска блока 32 управления сиг..ал поступает на вход элемента

ИЛИ 7 и на вход элемента И 31 для запуска блока 30 контроля считываемой информации °

1180903

Устройство осуществляется по инфо рмацHH I1ocTупяюшеki формирователя 3 группы, контроль считанной информации блоком 30, одновременно осуществляется контроль отсутствия дефектов, связанных с отсутствием синхроимпульсов и изменения скорости ввода информации.

Контроль отсутствия дефектов, 10 связанных с отсутствием синхроимпульсов, происходит следующим образом.

С выхода формирователя 4 синхроимпульсов сигналы одновременно поступают на вход элемента И 38, блока

30, на вход сброса счетчика 11 импульсов и на счетные входы счетчиков 15 и 19.

Выходным сигналом с элемента

ИЛИ 7 устанавливается в единичное состояние триггер 8. Сигнал, снимаемый с выхода триггера 8, поступает на вход элемента И 10 я при наличии единичного сигнала на выходе 25 элемента НЕ 13 разрешает прохождение импульсов частоты Г > f с второго выхода генератора 5 импульсов. Частота следования импульсов f выби2 рается, исходя из периода слецова30 ния синхроимпульсов. Емкость счетчика 11 определяется исходя из того, что, если через промежуток времени г не поступит синхроимпульс с выхода формирователя 4 синхроимпульсов, то произойдет переполнение счетчика 11 импульсов. В этом случае снимается сигнал с третьего входа элемента

И 10, тем самым прекращается подача импульсов на счетчик 11. Сигналом переполнения, снимаемым с выхода счетчика 11, устанавливается в нулевое состояние триггер 8. Триггер 8 снимает единичный сигнал с второго входа элемента И 10. С выхода счетчика 11 сигнал переполнения посту45 пает на вторые входы элементов И 18 группь1 и на информационный вход блока 55 индикации. Счетчик 15 импульсов подсчитывает количество синхроимпульсов и в этом случае с помощью дешифратора 17 выдает информацию через элементы И 18 о месте дефекта на входы соответствующих элементов И 57 блока 32 управления.

Если необходимо продолжить ввод информации, то в блоке 32 управления поочередно нажимаются переключатели

50 сброса и 49 пуска. В случае отсутствия дефекта счетчик 11 с приходом синхроимпульса сбрасывается в нулевое (исходное) состояние.

Одновременно устройство контролирует скорость ввода информации, которая должна быть постоянной. Контроль осуществляется слецующим образом.

Синхроимпульсы с выхода формировате— ля 4 поступают на счетный вход счетчика 19. С приходом первого импульса на счетчик 19 возбуждается первый выход цешифратора 20. Единичный сигнал с первого выхода дешифратора 20 поступает на вход элемента И 21, разрешая прохождение импульсов частоты

f-, с генератора 5 на счетчик 24.

В счетчик 24 записывается количество импульсов, пропорциональное скорости поступления информации, так как частота считывания f2 постоянна. При записи второго импульса в счетчик 19 возбуждается второй выход у дешифрятора 20, тем самым обеспечивается запись импульсов в счетчик 25. При возбужцении третьего выхода в дешифраторе 20 обеспечивается запись количества импульсов, пропорционального скорости поступления информации в счетчик 26. При записи четвертого импульса в счетчик 19 возбуждается четвертый выход с дешифратора 20.

Сигнал с четвертого выхода цешифратора поступает на вход разрешения схемы 27 сравнения, разрешая поразрядное сравнение информации, записанное в счетчиках 24-26, и одновременно сигнал с четвертого выхода дешифратора поступает на первый вход элементов И 23 и 33. В случае, если информация во всех трех счетчиках

24-26 совпадает, то с первого выхода схемы 27 сравнения через элементы

И 33 и ИЛИ 29 выдается сигнал на приведение счетчиков 19, 24, 25 и 26 в нулевое состояние, и далее контроль скорости ввода в информацию производится аналогично.

Если информация, записанная в счетчиках 24-26, не совпадает, то с выхода "Не равно" схемы 27 сравнения при возбуждении четвертого выхода в дешифраторе 20 через элемент И 28 выдается сигнал на элемент ИЛИ 54 и информационный вход блока индикации, на элементы И 18 группы, с выхода которых на блок 32 управления выдается информация о месте дефекта, на вход R-триггера. Триггер 8 уста1180903 навливается в нулевое состояние и снимает сигнал с второго входа элемента И 10.

Останов устройства и приведение его в исходное состояние осуществляется по коду, поступающему на дешифратор 6, который возбуждает второй выход дешифратора 6. Сигналом с второго выхода дешифратора 6 триггер 8 устанавливается в нулевое состояние, тем самым снимается единичный сигнал с входа элемента И 10 и устанавливаются в исходное состояние счетчики 15, 19, 2ч, 25 и

26.

Для проведения самопроверки элементов, осуществляющих контроль отсутствия дефектов, связанных с отсутствием синхроимпульсов и элементов, осуществляющих контроль изменения скорости ввода информации, на вход дешифратора 6 подается код, возбуждающий его первый выход. Этим сигналом, поступающим на вход

S-триггера 8, он устанавливается в единичное состояние. Цалее работа устройства аналогична описанному.

1180903

4Ъг. 2

1180903

Кд7 кЛ

4 0m 14

Заказ 5927/48

Тираж 709

Подписное

BHHH IH Государственного комитета СССР по делам изобретении и открытий

113035, Москва, )К-35, Раушская наб,, д, 4/5

Филиал ППП "IIÿтент", г. Ужгород, ул, Проектная, 4

Составитель А. Сиротская

Редактор Т. Кугрышева Техред С.Мигунова Корректор В. Гирняк