Устройство для контроля логических узлов

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ УЗЛОВ по авт. св. № 1024924, отличающееся тем, что, с целью повышения достоверности контроля, в него введены аналиазтор сигнатур тестовых сигналов и элемент ИЛИ, причем группа информационных выходов генератора тестов соединена с группой информационных входов анализатора сигнатур тестовых сигналов, вход синхронизации и вход обнуления которого соединены соответственно с вторым и третьим выходами блока управления, выходы ошибки анализатора сигнатур и анализатора сигнатур тестовых сигналов соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с третьим входом блока управления, второй вход разрешения мажоритарного блока соединен с выходом ошибки анализатора сигнатур тестовых сигналов.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК и.овзн is !

1 ад 11 АТМАН 1 110- р

ТЕУЛИЧН Юч

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1024924 (21) 3739637(24-24 (22) 11.05.84 (46) 30.10.85. Бюл. № 40 (72)- И. Н. Гальцов, А. М. Гринкевич, Е. С. Рогальский, В. Д. Рылеев и А. М. Суходольский (71) Минский радиотехнический институт (53) 681.3 (088.8) (56) Авторское свидетельство СССР № 1024924, кл. G 06 F 11/16, 1981. (54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ЛОГИЧЕСКИХ УЗЛОВ по авт. св. № 1024924, отличающееся тем, что, с целью повышения достоверности контроля, в него

„„SU„„1188740 A дц 4 G 06 F 11/16 введены анализатор сигнатур тестовых сигналов и элемент ИЛИ, причем группа информационных выходов генератора тестов соединена с группой информационных входов анализатора сигнатур тестовых сигналов, вход синхронизации и вход обнуления которого соединены соответственно с вторым и третьим выходами блока управления, выходы ошибки анализатора сигнатур и анализатора сигнатур тестовых сигналов соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с третьим входом блока управления, второй вход разрешения мажоритарного блока соединен с выходом ошибки анализатора сигнатур тестовых сигналов.

1 188740

Изобретение относится к вычислительной технике, в частности к аппаратуре контроля логических вычислительных машин, и может быть использовано в электронике для контроля логических микросхем средней и большой степени интеграции, а также в составе автоматических комплексов и автоматизированных .систем управления производства ТЭЗов, контролеров и других логических блоков.

Цель изобретения — повышение достоверности контроля.

На фиг. 1 показана схема предлагаемого устройства; на. фиг. 2 — анализатор сигнатур тестовых сигналов.

Устройство содержит блок 1 управления, генератор 2 тестов, анализатор 3 сигнатур, анализатор 4 сигнатур тестовых сигналов, и мажоритарный блок 5, контролируемые логические узлы 6.1 — 6.3 и элемент ИЛИ 7.

Блок 1 управления, генератор 2 тестов и анализатор 3 сигнатур выполнены по gp основному авт. св. № !024924.

Анализатор 4 сигнатур тестовых сигналов имеет распределитель импульсов 8, сигнатурный анализатор 9, регистр 10 памяти, схему 11 сравнения, блок 12 памяти, выход

13 неправильного теста, информационные входы 14 анализатора сигнатур тестовых сигналов, вход 15 обнуления и синхровход 16.

Мажоритарный блок 5 содержит дополнительную ячейку индикации, соответствующую выходу неправильного теста анализатора и сигнатур тестовых сигналов.

Устройство работает следующим образом.

Начал ьна я уста но вка и роиз водится си гналом «Пуск» (вь.сокий уровень), поступа.ощим на вход 15 распределителя 8 импульсов.

С этого момента до прихода команды «Стоп» (низкий уровень) на вход 15 при поступлении каждого синхроимпульса на вход 16 распределитель 8 формирует импульсы, управляющие работой анализатора и сигнатур тестовых сигналов. На информационные входы 14 сигнатурного анализатора посту- 40 пают те же тестовые сигналы от генератора

2 тестов, что и на входы контролируемых логических узлов 6.1 — 6.3. Сформированный таким образом код является сигнатурой, которая поступает в регистр 10 памяти для хранения. Схема 11 сравнения производится по команде распределителя 8 импульсов сравнение сигнатур, хранящихся в регистре 10 памяти и блоке 12 памяти. При несовпадении сигнатур формируется команда

«Неправильный тест», которая поступает на выход 13.

При подаче разрешающего уровная «Начало контроля» блок 1 управления формирует синхроимпульсы, которые поступают на вход генератора 2 тестов. На выходе генератора 2 тестов формируется необходимое SS количество комбинаций, устанавливающих контролируемые логические узлы 6.1 — -6.3 в исходное состояние. Параллельно тестовые комбинации поступают на вход 14 анализатора сигнатур 4 тестовых сигналов, где по выдаче генератором 2 тестов разрешающего уровня и блоком 1 управления синхроимпульса происходит их преобразование в сигнатуры и формирование команды «Неправильный тест» при появлении неправильной тестовой комбинации. В этом случае процедура контроля прерывается и затем контроль повторяется.

Если искажение тестовой комбинации на выходе генератора 2 тестов в результате воздействия дестабилизирующих факторов (внешних помех, бросков по цепям питания и т. д.) произойдет после того, как анализатор сигнатур 4 тестовых сигналов сформировал правильную сигнатуру, то генератор 2 тестов формирует сигнал, блокирующий работу блока 1 управления до окончания действия помехи.

Одновременно синхроимпульсом блока 1 управления запускается мажоритарный блок о, который производит сравнение каждого разряда, формирует на выходах параллельный код, соответствующий мажоритарности и если информация на входах мажоритарных элементов не совпадает, в зависимости от присутствия синхро импульсов и команд

«Неправильная сигнатура», «Неправильный тест» индицирует номер контролируемого логического узла «Брак» или «Контроль повторить». П ри правильном функционировании всех контролируемых логических узлов 6.1 — 6 3 и генератора 2 тестов, индикация отсутствует. Параллельный код с выходов мажоритарного блока 5 поступает на входы анализатора 3 сигнатур, который преобразует его в последовательность шестнадцатиричных комбинаций или сигнатуруз Сигнатура формируется после каждой тестовой комбинации и сравнивается с расчетной (эталонной). Контроль автоматически прекращается при появлении неправильной сигнатуры и после последней правильной.

Контролируемые логические узлы 6.1 — 6.3 признаются годными, если верна последняя сигнатура и нет индикации «Брак». Если индикация «Брак» есть, индицируемые логические узлы забраковываются. Если контроль прерывается и есть индикация «Контроль повторить», индицируемый логический узел проходит повторный контроль в составе следующей контролируемой группы.

Таким образом, организован двухконтурный контроль тестовых сигналов: внешний и внутренний. Внутренний контур контроля организован анализатором сигнатур тестовых сигналов. Благодаря этому устройство имеет три фазы активного контроля тестовых сигналов. Первая фаза имеет место при формировании тестовых сигналов и осуществ.пяется внутренним контуром контро ля. Характерная особенность второй фазы— проверка корректности тестов — проводит1188740 юг.2

Составитель A. Сиротская

Техред И. Верес Корректор С. Черни

Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Редактор Л. Пчелннская

Заказ 6746/51 ся внешним контуром контроля. Отличительной чертой третьей фазы является блокировка контроля при наличии дестабилизирую1цих факторов, в результате чего контроль по некорректной тестовой комбинации не проводится до окончания воздействия помех— результат взаимодействия внешнего и внутреннего контуров.

Устройство для контроля логических узлов Устройство для контроля логических узлов Устройство для контроля логических узлов 

 

Похожие патенты:

Изобретение относится к устройствам для поддержания работоспособности процессора в системах контроля и управления различными объектами газовой, нефтяной промышленности и тепло- и гидроэнергетики

Изобретение относится к системным контроллерам

Изобретение относится к устройству и способу выработки команд управления приводами самолета

Изобретение относится к вычислительной технике и может быть использовано при построении надежных вычислительно-управляющих систем

Изобретение относится к способам сохранения данных в энергонезависимой ферроэлектрической памяти с произвольной выборкой

Изобретение относится к области обработки файлов, в частности раскрывает сервер с видоизмененной операцией открытия файла

Изобретение относится к вычислительной технике и может быть использовано в цифровых автоматических системах
Наверх