Устройство декодирования сигналов с временным кодированием
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН
ОПИСАНИЕ ИЗОБРЕТ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ства
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР пО делАм изОБРетений и ОтнРытий (21) 3792462/24-24 (22) 02.07.84 (46) 15.01.86. Бюл. 11 2 (71) Казанский ордена Трудового Красного Знамени и ордена Дружбы народов авиационный институт им. А.Н.Туполева (72) Ш.M ° Чабдаров, А,Ю,Феоктистов, С.Я.Цой и А.Л.Абрамов (53) 681.325(088.8) (56) Лившиц А.P. и др. Многоканальные асинхронные устройства передачи информации. M.: Связь, 1974, с.86
Авторское свидетельство СССР
И 913581, кл. Н 03 К 13/00, 1980. (54)(57) УСТРОЙСТВО ДЕКОДИРОВАНИЯ
СИГНАЛОВ С ВРЕМЕННЫМ КОДИРОВАНИЕМ, содержащее многоотводную линию задержки, вход которой является входной шиной, а каждый отвод подключен к входу соответствующего из и аналого-цифровых преобразователей с парал лельным выходом, выход каждого из которых подключен к соответствующему из и входов решающего блока, выход которого является выходной шиной, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости устройства за счет учета изменений сигнально-помеховой обстановки, решающий блок выполнен в виде постоянного запоминающего устройства и введен анализатор сигнально-помеховой обстановки, выполненный на трех селекторах импульсов по длительности, дополнительной многоотвадной линии задержки, элементах НЕ, двух ключах, трех интеграторах, двух элементах И и трех блоках пороговых устройств на параллельно включенных
Р ((= 1 — 3) пороговых устройствах
1 о каждый, при этом входы трех селекторон импульсов па длительности ооъединеHbl между собой и с входом многа отводной линии задержки, выхоц второго селектора импульсов по длительности подключен к нходу дополнительной многоотноднай линии задержки, каждый из 1 отводов которой подключен к соответствующему входу первого элемента И, каждый из я — 1 отводов дополнительной многоотнодной линии задержки поцключен к соответствующему входу второго элемента И, а каждый из 1 входов через элемент HE к соответствующему входу второго элемента И, выходы первого и второго элементов И подключены к управляющим входам соответствующих первого и BTopoI ключей,. входы которых объединены и соединены с п +1 выходам
4 дополнительной многаотноднай линии задержки, выходы первого и второго ключей соединены с входами первого и второго интеграторов соответственно, нхоц второго интегратора подключен к входу первого селектора импульсон по длительности, выход третьего селектора импульсов по длительности соединен с входом третьего интегратора, выходы первого, второго и третьего интеграторов подключены соответственно к входам первых пороговых устройств соответствующих блоков пороговых устройств, а выходы всех пороговых устройств соединены с соответствующи-ми входами дешифратора, выходы которого подключены к 8 +1 входам постоянного запоминающегo ycrpайВНИИПИ Заказ 8540/59 Тираж 871 Подписное филиал ППП "Патент, r.Óæãoðîä, ул.Проектная,
