Микропрограммное устройство управления

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„ (5!)4 Г 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ":,.

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Г10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3768821 /24-24 (22) 11,07.84 (46) 15.02.86. Бюл. У 6 (72) А.В.Сычев, В.П. Супрун, Г.Н.Тимонькин, В. С. Харченко, В.А.Малахов и С. Н. Ткаченко (53) 681 . 32 (088. 8) (56) Авторское свидетельство СССР

Ф 985787, кл. G 06 Р 9/22, 1981.

Авторское свидетельство СССР

11 1005050, кл..G 06 F 9/22,.1983.

<. (54) (57) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ, содержащее блок памяти микрокоманд, счетчик адреса, регистр микроопераций, блок памяти микрокоманд перехода, блок коммутации и.мультиплексор, причем выход счетчика адреса подключен к адресному входу блока памяти микрокоманд, выход кода микрооперации которого подключен к информационному входу регистра микроопераций, выход которого подключен к выходу микрооперации устройства, выход адреса логического условия и выход адреса перехода блока памяти микрокоманд перехода подключены соответственно к первому и второму информационным входам блока коммутации, выход адреса логического условия которого подключен к управляющему входу мультиплексора, инфррмационный вход которого подключен к входу логических условий устройства, о т л и ч а ю щ е— е с я тем, что, с целью повышения быстродействия, в него введены распределитель импульсов, коммутатор меток, коммутатор адреса, регистр логических условий, дешифратор, логических условий, триггер пуска, генератор тактовых импульсов, три элемента И, группа элементов И и три элемента ИЛИ, причем выходы признаков:сонца команды и конца работы регистра микроопераций подключены соотнетственно к первому входу первого элемента ИЛИ и к выходу установки н "0 триггера пуска, вход установки н "1" и выход которого подключены соответственно к входу пуска устройства и к входу запуска генератора тактовых мпульсон, первый, второй и третий выходы которого подключены соотнетстнечно к первому вхоЮ ду первого элемента И, синхровходу регистра микроопераций и к первому входу второго элемента И, вто" рой, третий входы и выход к6торого подключены соответственно к выходу коммутатора меток, выходу второго элемента ИЛИ и к синхронходу регистра логических условий, информационный вход, вход установки в "0 и выход которого подключены соответственно к выходу мультиплексора, второ" му выходу генератора тактовых импуль- Я сон и к входу дешифратора логических ф ь условий, выход которого подключен к первому управляющему входу блока коммутации, второй управляющий вход, выходы первого и второго признаков окончания ветвления и выход адреса перехода которого подключены соответственно к выходу распределителя импульсов, первому, второму информационным входам коммутатора меток и к первому информационному входу коммутатора адреса, второй, третий. информационные входы, первый, второй управляющие ВЯОды и выход которого подключены соответственно к входу кода операции устройства, выходу ад" реса следующей микрокоманды блока памяти микрокоманд,зыходу признака безусловного перехода блока памяти микрокоманд, первому входу первого элемента ИЛИ и к информационному входу счетчика адреса, синхровход и вход прибавления "1" которого поцклю-чены к выходам соответственно перво-. го и третьего элементов И, первый и второй входы первого элемента И соединены соответственно а первым и вторым входами третьего элемента И, второй вход которого подключен к выходу первого элемента ИЛИ, второй и третий входы которого подключены соответственно к первому управляющему входу коммутатора адреса и к выходу коммутатора меток, управ- ляющий вход которого подключен к вы. ходу мул ьпле ксо р а и к первому в хо" ду третьего элемента ИЛИ, второй вход и выход которого подключены соответственно к вьгходу модифицируе мого разряда адреса перехода блока коммутации и к первому информационному входу коммутатора адреса, третий информационный вход которого подключен к первым входам элементов И группы, второй вход и выходи которых подключены соответственно к первому управляющему входу коммутатора адреса и к входам второго элемента ИЛИ, второй выход генерато ра тактовых импульсов подключен к входу установки з 0" распреде.лителя импульсов, синхрозход кото.рого подключен к выходу второго элемснта И, выходы элементов И группы обьединевы и годключены к адресному входу блока памяти микрокоманд пеоехода

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах управления и диагностирования дискретных объектов.

Целью изобретения является повышение быстродействия.

На фиг.1 приведена функциональная схема устройства; на фиг.2 - функциональная схема блока памяти условий 10 и адресов перехода и блока коммутации; на фиг. 3 — фрагмент микропрограммы; На фиг.4 - временная диаграмма работы устройства.

Устройство содержит блок 1 памяти микрокоманд с выходом 1.1 кода микроопераций, выходом 1.2 адреса и выходом,1,3 метки, счетчик 2 адреса„ регистр 3 микроопераций, блок 4 памяти микрокоманд перехода, блок 5 20 коммутации, распределитель 6 импульсов, мульплексор 7, коммутатор 8 меток, коммутатор 9 адреса, регистр ° 0 логических условий, дешифратор 11 логических условий (12.1 - 12,г — 2s группа выходов дешифратора1, триггер

13 пуска, генератор 14 тактовых импульсов, элементы И 15, 16 17, груп па "8 элементов И., первый 19, второй

20 и третий 21 элементы ИЛИ, входы г уска 22, кода операции 23, логических условий 24,устройства, выход кода микрооперации 25 устройства.

Кроме того, на =хеме обозначены выходы 25.1 и 25.2 соответственно кон ца команды и конца работы регистра микроопераций соответственно первый

26,, второй 27, третий 28 выходы генератора .4 тактовых импульсов и соответственно первый 29 - и --й 29 вы( ходы распределителя 6 импульсов.

Для реализации ветвлений с. произвольной топологией в устройстве обес печив ае тс я воэможность пров ерки логичei KHX условий Hs множества заданных в любой последовательности.

Предлагаемое устройство содержит дза блока памяти. В первом блоке хранятся микрокоманды, содержащие поле микроог::ераций, адресное поле и поле метки, В зависимости от значения метки в адресном поле задается либо адрес безусловного перехода, либо адрес спецмикрокоманды при необходимости выполнения ветвле ния. Спецмикрокоманды, хранимые

3 !2 во втором блоке памяти, задают порядок проверки и номера проверяемых логических условий. Для того, чтобы обеспечить выполнение произвольных ветвлений, в устройстве реализуется проверка логических условий образующих граф типа "дерево".

В формате спецмикрокоманды задаются коды первого логического условия Х<, находящегося в вершине деfl о рева, вторых логических условий Х, и Х, проверяемых после первого логического условия при Х, = О и Х, 1 соответственно (логических условий второго уровня), третьих логиоо o< lo u ческих условий Х,, Х, Х, Х проверяемых при X z = О, Х = 1, Х =

= О, Х = 1 соответственно (логических условий третьего уровня) и т.д., а также коды соответствующих о i oo им адРесов перехода А, А, А,,,А о« о и

А>, А, А> и т.д.

Разрядность спецмикрокоманд определяется количеством уровней ветвления с максимальным числом последовательно проверяемых условий, количеством различных логических условий и разрядностью адресных час. тей.

Каждое поле логических условий имеет два разряда-метки, в которых записывается "1 " н случае, если данное условие является последним при

его единичном и нулевом значениях соответственно.

Блок 1 памяти микрокоманд предназначен для хранения микрокоманд и имеет три выхода. С выхода 1. 1 считываются сигналы микроопераций и поступают на соответствующие информационные входы регистра 3 микроопе-. рации. С выхода 1.2 считывается адрес спецмикрокоманды, в которой предусмотрен анализ условий переходов. По адресу, содержащемуся в этой микрокоманде, на первый и второй информационные входы блока коммутации выбирается информация, содержащая коды проверяемых в данной микрокоманде условий и соответствующие им адреса переходов. С выхода

1.3 считывается единичная метка при выполнении микрокоманд безусловного перехода (по адресу). B этом случае содержимое поля 1.2 интерпретируется как адрес безусловного перехода.

Генератор 14 тактовых импульсов предназначен для формирования

11724 Я

t0 !

55 последовательностей тактовых импульсов. На выходах 26 и 27 формируются последовательности, сдвинутые одна относительно другой на время записи в счетчик 2 адреса очередной микрокоманды и выборки микрокоманды из блока 1 памяти микрокаманд, На выходе 28 формируется последовательность импульсон, управляющая проверкой логических условий.

Блок 4 памяти предназначен для хранения и выдачи кодов адреса проверяемых логических условий и соответствующих им адресов перехода.

Устройства работает следующим

Î=.ÐßÇÎM.

В исходном состоянии все элементы схемы находятся н нулевом состоянии, а в разряде Регистра 3 микроопераций, соответствующем микроаперацчи "Конец команды" (выход 25.1), записана "!" и на первом выходе 29.1 распределителя 6 присутствует единичный сигнал. Также единичный сигнал присутствует на выходе 12.1 дешифратора ll. Цепи приведения схемы в исходное состояние условно не показаны. По сигналу "Пуск", поступающему через вход 22 устройства на вход триггера 13, последний устанавливается в единичное состояние. При этом

;на выходах генератора 14 возбуждаются последовательности тактовых им- л пульсон.

Первый тактовый импульс с первого выхода 26 генератора 14 поступает на синхровход счетчика 2 при разрешающем сигнале конца команды с выхода регистра 3.

При этом код операции, являющийся адресом первой микрокоманды выполняемой микропрограммы, через коммутатор 9 поступает :a информационный нхад счетчика 2 адреса.

По записанному в счетчике 2 адресу в блоке 1 памяти микрокоманд выби. рается соответствующая микрокоманда и поступает на его выходы. При кали" чии сигнала на синхровходе регист» ра 3 операционная часть микрокоманды с выхода I 1 поступает на информационный вход и записывается в регистр

3 микроопераций. Сигналы микроопераций с регистра 3 поступают на выход 25 устройства.

При формировании адреса очередной микрокоманды возможны следующие режимы работы устройства:

1!211724

Реализация линейных участков микропрограммы беэ проверки логических условий.

2 .. Реализация безусловных переходов в микропрограмиах.

3. Реализация ветвлений с различной конфигурацией проверяемых логических условий.

I Па очередному тактовому им- 16 пульсу с выхода 26 генератора 1А содержимое счетчика 2 адреса увеличивается на "1". Из блока 1 памяти микрокоманд выбирается следующая микрокоманда и т.д. до тех пор, пока не 15 выбирается микрокоманда безусловного перехода по адресу или иикрокоианда, в которой предусмотрен анализ условий переходов.

2. При органиэации безусловного 2О перехода с блока 1 памяти иикракоманд считывается микрокоманда, в фар" мате которой присутствует кад адреса перехода и метка, разрешающая про-. хождение кода адреса перехода на вто- 25 рой информационный вход коммутатора

9 адреса. По очередному синхроимпульсу с выхода 26 генератора 14 кад адреса через инфориационньпл вход эа( писывается в счетчик 2 адреса. С блока 1 памяти микрокоманц выбирается иикрокоманда безусловного перехода. По синхроимпульсу с выхода 27 генератора 1ч сигналы иикроопераций поступают на вь«ход устройства.

3. Для определенности и наглядности рассмотрим функционирование микропрограммного устройства для тестового диагностирования и управления при реализации фрагмента микропрограммы, показанного на фиг.3.

Функциональная схеиа блока ч памяти условьпл перехода и блока 5 кои-= иутации для этого случая представлена на фиг.2. Я

По очередному тактовому импульсу

26 с выхода счетчика 2 считывается адрес очередной иикрокоианды. С блока 1 памяти выбирается микрокоман1 да, операционная часть каторайл па.-- эб ступает на информационный вход регистра 3, а адресная часть — на блок 4 памяти. По этому адресу с блока ч памяти на первый и второй входы блока 5 коммутации выбирается информация, содержащая коды проверяемых в данной микрокоманде лог.яческих условий и соответствующие им адреса переходов. По тактовому импульсу с выхода 27 генератора 14 сигналы микраапераций с регист

ga 3 поступают на выход 25 устройства.

1Хоц первого проверяемого логического условия Х1 поступает на мультиплексор 7 (òaê КаК на выходе 29.1 распределителя б и на выходе 12.1 дешифратора 11 присутствует единичный сигнал ) и значения проверяеиого логического условия Х < подаются на информационный вход регистра 1С. По заднему фронту первого тактового импульса 28 с выхода третьего элемента

И 17 значение первсго проверяемого условия. заносится в регистр 10. На выходах 29,3 распределителя 6 и выходах 12.2 (12.li цешифратора 11 при единичном (нулевам1 значении Х устанавливается (сохраняется) единичный сигнал. По очередному тактовому импульсу 28 в регистр 1С заносится кад второго проверяемого логического условия Х (Х, . Сигналы с выходом дешифратара 11 указывают„ па какой ветви осуществляется переход, Далее устройство функционирует ана-. логично описанному. В случае, если очередное проверяемое условие является последним (например, последним является условие Хо =1).« то в поле логического условия Х задает.ся метка И = 1, которая, проходя через блок 5 коммутации и каммутатog 8 (при единичном значении Х, закрывает элемент И 17, тем самым . запрещает прохождение синхраимпульсов

28 «!а вход распределителя 6. Следующ пл импульсои с выхода 26 генератора 14 L фиг.ч), проходящим через открытый сигналом с выхода комиутатора 8 через (элемент ИЛИ 2С) элемент

И 15, в счетчик 2 заносится адрес

A,, младший условия Х (,изменен с "С" на "1"). Далее работа устройства продолжается в соответствии с рассмотренным алгаритмои.

12li724

12 (72- ;

Г (юю ( дл йок 6

pw 81

j (j Г3 (( ду () g /1 + )р,f y7.у )l () / у lk P>P P» % .4

ll „.) " .Ф „

Х0

Я

gn ,Ф

Ig

Ф ф 4

12! 1724

ВНИИПИ Заказ 641/53 Тирж 673 Подписное

Филиал ППП Патент, г.Улц.ород, ул.Проектная, 4

Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления 

 

Похожие патенты:

Изобретение относится к области цифровой вычислительной техники, применяется при построении алгоритмически распределенных устройств (систем) микропрограммного управления вычислительных и управляющих систем высокой производительности

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении распределенных систем программного управления, а также подсистем логического управления многоуровневых АСУ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и цифровой вычислительной технике и может найти применение при построении управляющих и вычислительных систем высокой производительности, а также подсистем логического управления многоуровневых иерархических автоматизированных систем управления

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, проектируемых на базе однотипных БИС (СБИС) и реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике, предназначено для выполнения требуемых функций программного управления с автоматическим перезапуском при «зависании» прикладной программы и автоматическим переходом в режим сохранения оперативной информации с помощью резервного источника напряжения питания при отключении или аварии основного источника напряжения питания и может быть использовано, например, в качестве ядра микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления в реальном времени с поддержкой режима аппаратного сторожевого таймера для перезапуска при «зависании» прикладной программы М-системы, проектируемой с учетом следующих основных принципов [1]: программного управления, магистрального обмена информацией, модульного построения и наращивания вычислительной мощности

Микропрограммное устройство управления

Наверх