Многоканальный коммутатор

 

Устройство относится к электронной коммутационной технике и может быть использовано для первичной обработки аналоговых сигналов в многоканальных системах сбора и распределения данных, в частности для управления матричными твердотельными фотоприемниками. Цель изобретения - расширение функциональньк возможностей путем опроса защанньк каналов с одновременным отключением,, а также отключением и шунтированием требуемого количества неопрашиваемых каналов , достигается путем введения дополнительного сдвигового регистра и реализации блока выбора каналов в виде устройства, позволяющего осуществлять комбинированное управление ключами каналов коммутатора. Работа коммутатора поясняется функциональными схемами и таблицей,приведенными в описании изобретения, 1 3.п. ф-лы, 1 табл. 2 Ш1, i (Л h ю k ND СО

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1220123 (д11 4 Н 03 К 17/06; 17/687

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 3794338/21-24 (22) 28. 09. 84 (46) 23,03.86. Бюл. 9 11 (72) В.И. Золотаревский, А,Ф. Вощинкин и В.А. Тесленко (53) 621.382 (088.8) (56) Авторское свидетельство СССР

Ф 764131, кл. Н 03 К 17/04, 15.09.80.

Электронная техника. Сер. 9:

Экономика и системы управления, 1980, вып. 2(35), с 136, рис. 2. (54) МНОГОКАНАЛЬНЫЙ КОММУТАТОР (57) Устройство относится к электронной коммутационной технике и может быть использовано для первичной обработки аналоговых сигналов в многоканальных системах сбора и распределения данных, в частности для управления матричными твердотельными фотоприемниками ° Цель изобретения— расширение функциональных возможностей путем опроса заданных каналов с одновременным отключением,. а также отключением и шунтированием требуемого количества неопрашиваемых каналов, достигается путем введения дополнительного сдвигового регистра и реализации блока выбора каналов в виде устройства, позволяющего осуществлять комбинированное управление ключами каналов коммутатора.

Работа коммутатора поясняется функциональными схемами и таблицей,приведенными в описании изобретения.

1 з.п. ф-лы. 1 табл. 2 ил.

Устройство содержит первый 1 и второй 2 сдвиговые регистры с параллельным считыванием всех h разрядов в прямом и инверсном кодах, преобразователей 3 кода, и групп логических элементов 4, устройство

5 выбора каналов, шину 6 запрета, первые 7 и вторые 8 аналоговые ключи, входные шины 9 каналов, первую

10 и вторую 11 выходные шины коммутатора.

Информационные входы первого и второго регистров соединены с информационными шинами 12 и 13, а входы установки в нуль первого и второго регистров подключены к первой 14 и второй 15 шинам установки в нуль.

Тактовые входы обоих регистров соединены вместе и подключены к шине

16 тактового сигнала, входы разрешения опроса обоих регистров соединены с шиной 17 разрешения опроса, вход установки в единицу второго регистра подключен к шине 18 установки в единицу. Шина 6 запрета соединена с входами всех элементов И е групп логических элементов 4. Исток пятого И -канального транзистора преобразователя кода подключен к шине 19 нулевого потенциала. Информацион ные выходы первого и второго регистров подключены к выходным информа40

Ф i 2201

t—

Изобретение относится к электронной коммутационной технике и может быть использовано для первичной обработки аналоговых сигналов в многоканальных системах сбора и распределения данных, в частности для управления матричными твердотельными фотоприемниками.

Цель изобретения — расширение функциональных возможностей коммута- 10 тора за счет осуществления опроса заданных каналов с одновременным отключением, а также отключением и шунтированием требуемого количества неопрашиваемых каналов путем введения дополнительного сдвигового регистра и реализации блока выбора каналов в виде устройства, позволяющего осуществлять комбинированное управление ключами каналов коммута- 20 тора.

На фиг. 1 приведена функциональная схема коммутатора; на фиг.2 — принципиальная схема преобразователя кода одного канала. 25

23 ционным шинам 20 и 21 соответственно, В каждом i -м канале (= 1, 2, ...,И) прямой и инверсный выходы одноименного разряда первого регистра соединены с первым 22 и вторым

Ф

23 входами преобразователя 3 кода, а прямой и инверсный выходы одноименного разряда второго регистра— с третьим 24 и четвертым 25 входами соответственно. Прямой выход одноименного разряда второго регистра, соединенный с третьим входом 24 преобразователя кода, подключен к первому входу первого элемента И группы логических элементов 4. Второй вход первого элемента И соединен с инверсными входами второго и третьего элементов И этой группы и с общей для всех каналов шиной 6 запрета. Первый 26 и второй 27 выходы преобразователя кода подключены к прямьы входам второго и третьего элементов И группы логических элементов 4 соответственно. Выходы первого и второго элементов И группы логических элементов 4 через элемент ИЛИ соединены с управляющим входом первого аналогового ключа 7.

Выход третьего элемента И подключен к управляющему входу второго аналогового ключа 8.

Преобразователь 3 кода (фиг.2) содержит первый 28, второй 29, третий 30, четвертый 31, пятый 32 h --канальные транзисторы, первый 33 и второй 34 р -канальные транзисторы, а также общую шину 19. Сток первого -канального транзистора 28 соединен с первым выходом 26 преобразователя кода и со стоками первого Р -канального транзистора 33 и второго р-канального транзистора 29, исток которого подключен к шине 19 нулевого потенциала. Затворы первого h --канального 28, первого р -канального

33 транзисторов, а также истоки второго р -канального 34 и третьего -канального 30 транзисторов соединены с первым входом 22 преобразователя кода. Исток первого р --канального транзистора 28 подключен к стоку четвертого -канального транзистора 31, исток которого соединен с вторым входом 23 преобразователя кода. Затвор четвертого h -канального транзистора 31 подключен к истоку первого Р -канального тран1220123 т Сигналы на входах 22-25 Сигналы на выхопреобразователя кода дах 26 и 27 преобразователя кода

Состояние аналоговых ключей 7 и 8

Сигналы на .шине запрета

22 23 24 25

0 1 0 1

Закрыт Закрыт

1 1 0

О 1 0

0 0

1 0 1

1 1 0

0 1 0

0 0 1

Открыт

Закрыт Открыт

Закрыт

Закрыт

О

Открыт

Закрыт зистора 33, затвору третьего И -канального транзистора 30 и к третьему входу 24 преобразователя кода.

Затворы второго р --канального 34, второго 29 и пятого 32 h-канальных транзисторов соединены с четвертым входом 25 преобразователя кода. Исток пятого -канального транзистора 32 подключен к шине 19 нулевого потенциала, а сток его соединен со стоками второго р-канального 34 и третьего -канального 30 транзисторов, а также с вторым выходом 27 преобразователя кода.

Устройство работает следующим образом.

При наличии разрешающего напряже" ния высокого уровня на шине 17 разрешения опроса и напряжения низкого уровня на шине 6 запрета сигналы управления i -м каналом коммутатора, поступающие на информационные шины

12 и 13 соответственно первого 1 и второго 2 регистров, по переднему фронту -ro тактового сигнала синхронно записываются в t --е ячейки этих регистров. Соответствующие сигналы с прямых и инверсных выходов этих ячеек поступают на входы 22- °

25 преобразователя 3 кода, который преобразует информацию в одноименных ячейках регистров 1 и 2 в сигналы управления аналоговыми ключами.

Сигналы управления аналоговыми ключамн с первого 26 и второго 27 выходов преобразователя 3 кода через . группу логических элементов 4 поступают на управляющие входы первого

7 и второго 8 аналоговых ключей соответственно.

10 По переднему фронту (i+1)-го тактового сигнала информация с i --х ячеек регистров перезаписывается в (i+1)-å ячейки, а в i -е ячейки перезаписывается информация с (-1)

15 ячеек. Таким образом, каждый из каналов устройства, в том числе и опрашиваемый, управляется соответствующими сигналами в течение времени, равного периоду тактового сигнала Т.

Работа преобразователя кода 3

5 --го канала, а также состояние аналоговых ключей 7 и 8 соответствующего канала в зависимости от сигналов, 25 поступающих с прямых и инверсных выходов одноименных ячеек обоих регистров на входы 22-25 кодового преобразователя, и от уровня напряжения на шине 6 запрета иллюстрируется таблицей (О и 1 — напряжения низкого и высокого уровней).

12201? 3

ll0

Преобразователь 3 работает таким образом, что при четырех комбинациях его входных сигналов, поступающих с прямых и инверсных выходов одноименных ячеек обоих регистров, на выходах 26 и 27 будут три комбинации сигналов управления аналоговыми ключами: одновременно на обоих выходах 26 и 27 устанавливаются напряжения низкого уровня, на первом выходе 26 устанавливается напряжение высокого уровня, а на втором выходе 27 — напряжение низкого уровня; на первом выходе 26 устанавливается напряжение низкого уровня, а на втором выходе 27 — напряжение высокого уровня.

Как видно из таблицы, установка напряжения низкого уровня одновременно на обоих выходах 26 и 27 преобразователя 3 происходит в том случае, если в соответствующей ячейке второго регистра 2 записано напряжение низкого уровня. В этом случае на третий 24 и четвертый 25 входы преобразователя поступают соответственно напряжения низкого и высокого уровней (фиг.1) и, независимо от информации, записанной в одноименной ячейке первого регистра

1, -канальные транзисторы 29 и 32 открыты. Через эти транзисторы напряжение низкого уровня с общей шины

19 передается на оба выхода 26 и 27 (фиг.2), Напряжение высокого уроння на одном из выходов 26 и 27 преобразователя 3 устанавливается в том случае, если н соответствующей ячейке второго регистра 2 записывается напряжение высокого уровня, При этом на третий 24 и четвертый 25 входы поступают соответственно напряжения высокого и низкого уровней (фиг.i) и транзисторы 29 и 32 закрываются, а транзисторы 30, 31 и 34 открываются (фиг.2). Уровни напряжения, установившиеся н этом случае на выходах

26 и 27 преобразователя, определены инфогмацией, записанной в одноименной ячейке первого регистра 1.Если в одноименной ячейке первого регистра 1 записано напряжение низкого уровня, на входы 22 и 23 поступают соответственно напряжения низкого и высокого уровней (фиг,1), и результате чего открывается Р -канальный транзистор 33, через который с входа

24 на первый выход 26 преобразователя 3 поступает напряжение высокого уровня. При этом с входа 22 через открытые -канальный 30 и Р-канальный 34 транзисторы на второй выход

2? поступает напряжение низкого уровня. Если и ячейке первого регистра 1 записано напряжение высокого уровня, на входы 22 и 23 поступают соответственно напряжения высокого и низкого уровней и открывается, -канальный транзистор 28, а р-канальный транзистор 33 закрывается, В результате с входа 23 кодового преобразователя 3 через открытые ь-канальные транзисторы 31 и 28 на первый выход 26 преобразователя 3 поступает напряжение низкого уровня, а с входа 22 через открытые -канальный 30 и Р -канальный 34 транзисторы на второй выход 27 — напряжение высокого уровня. Если при напряжении низкого уровня на шине 6 запрета на любом из выходов 26 и 27 преобразователя 3 или на обоих одновременно устанавливается низкий уровень напряжения, то соответствуюп,ие аналоговые ключи закрыты, а если на одном из этих выходов устанавливается высокий уровень напряжения, соответствующий аналоговыи ключ открыт. При четырех комбинациях входных сигналов, поступающих с одноименных ячеек обоих регистров, аналоговые ключи 7 и 8 могут иметь сле, дующие три состояния: одновременно закрыты оба аналогоных ключа 7 и

8, первый аналоговый ключ 7 открыт, а второй аналоговый ключ 8 закрыт, первый аналоговый ключ 7 закрыт, а второй аналоговый ключ 8 открыт, Таким образом, при напряжении низкого уровня на шине 6 запрета закрывание обоих аналоговых ключей 7 и S

i -го канала обеспечивается записью в одноименную ячейку второго регистра напряжения низкого уровня и не зависит от информации, записанной и одноименной ячейке первого регистра. Открывание одного из аналоговых ключей обеспечивается записью в соответствующую ячейку второго регистра напряжения высокого уровня, причем первый аналоговый ключ 7 открыт при записанном и одноименной ячейке

1220123

55 первого регистра напряжении низкого уровня, а второй аналоговый ключ 8— при записанном в этой ячейке напряжении высокого уровня.

При напряжении высокого уровня на шине 6 запрета независимо от информации, записанной в -й ячейке первого регистра, возможны следующие состояния ключей 7 и 8: оба аналоговых ключа 7 и 8 закрыты, если в одноименной ячейке второго регистра записано напряжение низкого уровня; первый аналоговый ключ 7 открыт, а второй аналоговый ключ 8 закрыт,если в одноименной ячейке второго регистра записано напряжение высокого уровня, Отключение второго аналогового ключа 8 и включение первого аналогового ключа 7, т.е. отключение канала по второму выходу 11 и шунтирование его по первому выходу 10 при напряжении высокого уровня на шине

6 запрета, в отличие от такого же состояния этих ключей при низком напряжении на шине 6 запрета, происходит при сохранении в ячейках обоих регистров 1 и 2 информации, соответствующей адресу канала, опрашиваемого по второму выходу 11, Структурная организация предлагаемого устройства обеспечивает его работу в режиме последовательного опроса каналов, режиме параллельного опроса нескольких каналов при управлении последовательным кодом (режим преобразователя последовательного кода в параллельный),режиме погруппового опроса каналов.В режиме последовательного опроса каналов устройство может работать: а) С отключением неопрашиваемых каналов по первому выходу 10. Данный режим обеспечивается подачей на информационную шину 12 первого регистра постоянного напряжения низкого уровня. Опрос каналов осуществляется сигналами высокого уровня, подаваемыми на информационную шину

13 второго регистра. При этом в последовательно опрашиваемых каналах открыты первые аналоговые ключи 7 (опрос каналов по первому аналоговому выходу 10), а во всех неопрашиваемых каналах оба аналоговых ключа

7 и 8 закрыты. б) С отключением неопрашиваемых каналов по второму выходу 11. Этот

45 режим обеспечивается подачей на информационную шину 12 первого регистра постоянного напряжения высокого уровня. Опрос каналов, как и в предыдущем случае, осуществляется сигналами высокого уровня, подаваемыми на информационную шину 13 второго регистра. В последовательно опрашиваемых каналах при этом открыты вторые аналоговые ключи 8, а во всех неопрашиваемых каналах оба аналоговых ключа 7 и 8 закрыты. в) С отключением и шунтированием неопрашиваемых каналов. Данный режим может быть реализован при onросе каналов как по первому 10, так и по второму 11 выходам. Режим обеспечивается подачей на информационную шину 13 второго регистра постоянного напряжения высокого уровня. Onрос каналов по первому аналоговому выходу 10 осуществляется сигналами низкого уровня, а опрос каналов по второму аналоговому выходу 11 осуществляется сигналами высокого уровня.

Ири опросе каналов по первому выходу 10 в последовательно опрашиваемых каналах открыты первые аналоговые ключи 7, во всех неопрашиваемых каналах — вторые аналоговые ключи 8, а при опросе каналов по второму выходу 11 в последовательно опрашиваемых каналах открыты вторые аналоговые ключи 8, а во всех неопрашиваемых каналах — первые аналоговые ключи 7. г) С одновременным отключением, а также с отключением и шунтированием неопрашиваемых каналов (комбинированное управление аналоговыми ключами). Этот режим (аналогично предыдущему) может быть реализован при опросе каналов коммутатора как по первому 10, так и по второму 11 выходам.

Реж м обеспечивается подачей на информационную шину 13 второго регистра управляющего сигнала высокого уровня, по длительности перекрывающего íà > -е количество тактовых сигналов управляющий сигнал, поступающий на информационную шину 12 первого регистра. В случае опроса каналов по первому выходу 10 на информационную шину 12 первого регистра подается управляющий сигнал низкого уровня, а при опросе каналов по вто1220123

i0 рому выходу 11 - управляющий сигнал высокого уровня, Ко;. -IocTBQ olipBIIIHВаЕмыХ Каналов По ОдноМУ из аналоговых выходов 10 и 11 определяется чис. лом и длительностью соответствующих управляющих сигналов, поступающих на информационную шину 12 первого регистра и совпадающих по времени с управляющим сигналом высокого уровня на информационной шине 13 второго регистра. Количество каналов, находящихся в состоянии отключения и шунтирования определяется общим количеством тактовых сигналов, п рекрываемых управляющим сигналом Вьесокого уровня, поступающим на информационную шину 13 второго регистра до и после опрашиваемого канала. Осталь-ные каналы отключены по обоим Выходам.

Меняя задержки переднего и задне-го фронтов управляющего сигнала, поступающего на информационный вход

13 второго регистра, можно регулировать число каналов, находящихся в состоянии отключения и шунтирования., а также в ссстоянии отключения по обоим выходам как до, так и после опрашиваемого канала.

В режиме последовательного опроса при подаче напряжения низкого уровня на шину 17 разрешения опроса информация Во всех разрядах обоих регистров, а следовательно, "« состояние ключей всех каналов сохряее потся как при поступлении тактовых сиг- налов на шину 16 тактового сигнала так и при подаче на нее напряжения низкого уровня.

В режиме параллельного опрос" нескольких каналов но одному из выходов 10 и 11 при управлении последовательным кодом и временном разделении записи информации и опроса каналов устройство работает аееапo-" гично преобразователю последовательного кода в няряллельньпЪ. Едри этом записываемая информация предста"лена в виде соответствующих сигналов, подаваемых последоватспьно ня информационную шину 12 первого регистра при одновременной подаче на информационную шину 13 второго регистра напряжения низкого уровня.

После окончания записи информации ь" первый регистр на шину 18 установки

В единицу второго регистра подается сигнал высокого уровня и информация.

oooòHåòñòâóèùàÿ адресам параллее -IIo

Опрашиваемых каналов, через преобразователи 3 кода и группы логичес5 ких элементов поступает на управляю- г ие входы аналоговых ключей.

Б режиме погруппового опроса ете каналов по одному из выходов 10 и

11 на информяцчонную шину 13 второго регистра необходимо подать сигнал

ВЫСОКОГО урОтэия, ПЕрЕКрЫВаЮщий Г а таКТОВЫХ ИМПУЛЬСОВ Я НЯ ИНфОРМтЯЦИОННУЮ

IlMIIp 1: перВОГО регистря сиГееял такой же длительности но низкого уровня, если Опрос осуществляется по

i lHP no тп," ВЫХО/:,У: О т ИЛИ С ИГНс Л HhICO кого уровня,, если оеерос Осуществля=-тся по Второму в;-гходу 11.

Такепе образом, введение В M::Ioãoканяльньгй коммутатор дополнительных

ОЛОМЕнтОВ тоэвaляeт ПОСрЕдетВОМ ВЫбор"=: СООтВЕтСт.—.:ПтащтИХ ПОСЛЕдОВатЕЛЬее:-е::» ко 7биееаций упОЯВляющих сигнЯлОВ т теет--Вота lio пос е ;т лающих В оба регист—

2 ра по незявисимьп;. информационным шиЕЕЯЕ Е т ОСУЩЕСтВЛЯтЬ ОДНОВРЕМЕННЫЙ ОПоо= е аееялов, отклепчение я также

)7. .i.ïî÷åíèå и шунтирование неопрашиЗЯЕЬЕЬЕХ КЯНЯЛОВ т т., Е. РЕЯЛИЗОВатЬ

:.:О:.биеетеероваееное управление аналого;ьп:..Il ключами, что особенно необходи;:.o для iiервичной обработки аналога: ьех сигееялов при Опросе матричньех

:..ВЕРДОЕ ЕЛЬЕткттк фатОПРИЕМНЬГ . УСтРОйетВ, а-с кяк позволяет посредством отключ;-.Нпя г: шунтирования каналов, близлежа щИХ К ОП рЯтттттвЯ, МОМ тт 3 Н ЯЧИТЕЛЬНΠ—.тптЕЕЕт 1ПЕ-"тв ВЕ П.ттт ily ПОМЕХ НЯВодтОЕт

ВОЗ-,-ИКЯтттхтЕт>." Па ВЫСО-СООЕ,ЕНЬ тЕатттИКЯХ .:=. †..:,-;.. фотОПРИЕМНЫХ УСтРОт.-;.C:òn, Я ПОС;.:.=„..тс -гсм отклютеения по Обоим выхо;а::I остальных каналов — уменьшить тeii Iv: б;.. О;:on IIepaIILIной Обработ:::;и янялоговье;; . Нгнялов. Этот суммарный эффект прнвопит к повышению

ЭфтаЕКтИВНОй ПОР ЗГОВОЙ ЧУВСтвитЕЛЬ—.,Ост:-: iт. у.ЕуЧЕЕЕЕЕЕПСт раЗрЕШавщЕй СНОсоб-. -:ости ткато ечных твердотельетьех фо ОттО,;=I,—,.ÏII- :тЕтт . -Я ЗНЯЧИт И ПОВЬППЕНИЮ

""очность . многоканальных систем сбора и распределения данных р. целом.

i! o p i-.. у; а и з о б р е т е н и я .МНОГОКЯЕталв;Ый КОММУтатОР, СОДЕР..:.Ящий КСМтЕутируЕСщтЕЕ уетрОйетВО, СОСтО;тщее из первых и вторых аналоговых клю=.ей соответственно в каждомканале,перВый -разрядный сдвиговый регистр с пя1220123!

35 раллельным считыванием всех разрядов и устройство выборки каналов с шиной запрета, сигнальные входы обо-, их аналоговых ключей каждого канала объединены и подключены к входной шине того же канала, объединенные выходы всех первых аналоговых ключей подключены к первой выходной шине, а объединенные выходы всех вторых аналоговых ключей — к второй выходной шине коммутатора, о т л и ч а юшийся тем, что, с целью расширения функциональных возможностей, в него введен второй сдвиговый регистр, а устройство выборки каналов содержит преобразователей кода и ! групп логических элементов, прямой и инверсный выходы первого сдвигового регистра в каждом разряде соединены соответственно с первым и вторым входами одноименного преобразователя кода, а прямой и инверсный выходы того же разряда второго сдвигавого регистра соединены соответственно с третьим и четвертым входами того же преобразователя кода, прямой выход одноименного разряда второго сдвигового регистра подключен к первому входу первого элемента И соответствующего канала, второй вход которого соединен с инверсньвчи входами второго и третьего элементов И всех каналов и подключен к шине залрета, первый и второй выходы преобразователя кода в каждом канале подключены соответственно к прямым входам второго и третьего элементов И того же канала, выходы первого и второго элементов И через элемент ИЛИ подключены к управляющему входу первого аналогового ключа соответствующего канала, а управляющий вход второго аналогового ключа подключен к выходу третьего элемента И соответствующего канала.

2. Коммутатор по п.1, о т л ич а ю шийся тем, что каждый из н преобразователей кода содержит пять и -канальных и два р -канальных ГЩП-транзисторов, сток первого -канального ЬЩП-транзистора объединен со стоками второго -канального и первого Р -канального МДПтранзисторов и подключен к первому выходу преобразователя кода, затворы первых г и р -канальных МДП-тран. зисторов объединены с истоками второго р -канального и третьего н-канального МДП-транзисторов и подключены к первому входу преобразователя кода, исток первого h -канального МД1 «транзистора подключен к стоку четвертого и -канального

ЬЩП-транзистора, исток которого соединен с вторым входом преобразовате« ля кода, затворы третьего и четвертого л-канальных МДП-транзисторов объединены с истоком первого р --канального !ДП-транзистора и подключены к третьему входу преобразователя кода, затворы второго р -канального и второго и пятого Q -канальных МДП-транзисторов объединены и подключены к четвертому входу преобразователя кода, стоки третьего и пятого h -канальных и второго

Р-канального M!PI-транзисторов соединены с вторым входом преобразователя кода, истоки второго и пятого 4-канальных МДП-транзисторов соединены с общей шиной.

1220 I23

Фиг 1 гг гх

Ф г. Я

Составитель В. Лементуев

Техред О.Сопко Корректор А. Зимокосов

Редактор О. Бугир

Заказ 1332/60

Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, K-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная,4