Устройство для формирования исполнительных адресов

 

Изобретение относится к вычислительной технике. Цель изобретения повышение быстродействия устройства, Устройство содержит регистр команд, первый - четвертый блоки элементов И, первый и второй сумматоры, регистр базового адреса и индексный регистр. Новым в устройстве является введение дешифратора, шифратора и коммутатора с соответствующими связями. В устройстве маска накладьтается так, что на выходах блока элементов И появляется результат арифметического сложения относительного адреса и вьщеленной части индексного регистра с учетом верхней границы маски. На выходе сумматора формируется исполнительный адрес, по которому из операнда извлекается элемент, номер ;которого хранится в индексном регистре , а разрядность указана в регистре команд. кл. i (Л

СО1ОЗ СОВЕТСКИХ .СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (Я14 G 06 Р 9/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ!

ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ " .акр j » а (21) 3799368/24-24 (22) 04.10.84 (46) 07.04.86, Бюл. 9 13 (71) Рижское ордена Ленина произ водственное объединение ВЭФ им.

В.И.Ленина (72) В.О.Жогло, А.П.Иванов, С.И.Сазонов и С.А.Крегер (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Ф 506856, кл. G 06 F 9/46, 1974.

Авторское свидетельство СССР

Ф 431516, кл. G 06 F 9/36, 1972. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ИСПОЛНИТЕЛЬНЫХ АДРЕСОВ (57) Изобретение относится к вычислительной технике, Цель изобретения— повышение быстродействия устройства.

Устройство содержит регистр команд, первый — четвертый блоки элементов И, первый и второй сумматоры, регистр базового адреса и индексный регистр.

Новым в устройстве является введение дешифратора, шифратора и коммутатора с соответствующими связями. В устройстве маска накладывается так, что на выходах блока элементов И появляется результат арифметического сложения относительного адреса и выделенной части индексного регистра с учетом верхней границы маски.

На выходе сумматора формируется исполнительный адрес, по которому из операнда извлекается элемент, номер ,которого хранится в индексном регистре, а разрядность указана в регистре команд. 1 ил, С::

1223229 ма устройства для формирования испол- !О ходов 6 устройства, регистр 7 команд, первый блок 8 элементов И, сумматор 9, 15

Изобретение относится к вычислительной технике и предназначено для использования в электронных цифровых вычислительных и управляющих машинах, работающих с относительной адресацией.

Целью изобретения является повышение быстродействия.

На чертеже представлена блок-схенительньгх адресов, Схема содержит тактовые входы 1-5 устройства, группу информационных выблок 10 элементов И, сумматор ll блок 12 элементов И, регистр 13 базового адреса, блок 14 элементов И, индексный регистр 15, дешифратор 16, шифратор 17 и коммутатор 19.

Устройство работает следующим образом.

В регистре 7 хранится относительный адрес переменной длины до шестнадцати разрядов для формирования исполнительного адреса при относительной адресации. Для определения разрядности обрабатываемой информации элемента операнда, адрес которого формируется на выходе устройства, используются разряды с 10 по 13 ре гистра 7 команд, в которых записан двоичный код о количестве обрабатываемых разрядов (KDP).

Под воздействием сигнала, поступающего на первый вход 1 устройства, блок 8 транслирует информацию относительного адреса из регистра 7 на соответствующие первые входы сумматора 9. .Одновременно под воздействием сигнала, поступающего на вход 3 устройства, блок 14 передает информацию иэ регистра 15 на входы коммутатора 18, который производит сдвиг информации, определяющей номер обрабатываемого элемента операнда массива данных.

Двоичный код величины сдвига информации индексного регистра 15 появляется на выходах шифратора 17, который формируется по содержимому разрядов 10 .... 13 регистра 7 команд и под воздействием сигнала, поступающего на вход 4 устройства. Согласно

1 двоичному коду величины сдвига происходит сдвиг информации в сторону младших разрядов в коммутаторе 18.

По информации, поступающей с выходов коммутатора 18 на вторые входы

35 сумматора 9, происходит арифметическое сложение с относительным адресом, поступившим на первые входы суммато.с ра 9. При этом по информации разрядов 10 .... 13, поступающей с второго выхода регистра 7 команд, где хранится двоичный код о количестве обрабатываемых разрядов элемента операнда в инверсном виде, под воздействием управляющего сигнала, поступающего на пятый вход устройства, происходит формирование маски дешифратором 16.

Сформированная маска поступает с выходов дешифратора 16 на соответст вующие вторые входы блока 10 для окончательного формирования информации, поступающей с выходов сумматора 9.

Маска накладывается так, что на выходах блока 10 появляется результат арифметического сложения относительного адреса и выделенной части индексного регистра с учетом верхней границы маски.

Сформированный на сумматоре 9 адрес через блок 1D поступает на первые входы сумматора 11 для арифметического сложения с информацией регистра 13, информация которого при наличии сигнала, поступающего на вход 2 устройства, появляется на выходах блока -12 для подключения к вторым входам сумматора 11. На выходе последнего формируется исполнительный адрес устройства, go которому из операнда извлекается элемент, номер которого хранится в индексном регистре, а разрядность указана в регистре 7 команд.

Формула изобретения

Устройство для формирования исполнительных адресов, содержащее регистр команд, четыре блока элементов И, первый и второй сумматоры, регистр базового адреса и индексный регистр, при этом первая группа выходов регистра команд подключена к первой группе информационных входов первого блока элементов И, вторая группа входов которого соединена с первым тактовым входом устройства, выходы первого блока элементов И соединены с первой группой входов первого сумматора, выходы которого подключены к первой группе входов второго блока элементов И, выходы которого подключены к первой группе входов второго сумматора, вторая

1223229

Составитель М.Кудряшев

Редактор А.Шандор Техред Л.Олейник Корректор А.Ференц

Заказ 1715/52 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r.Óæãoðoä, ул.Проектная,4 группа входов которого соединена с группой выходов третьего блока элементов И, первая группа информационных входов которого соединена с группой выходов регистра базового адреса, вторая группа входов третьего блока элементов И подключена к второму тактовому входу устройства, выходы второго сумматора являются информационными выходами устройства, выходы индексного регистра подключены к первой группе входов четвертого блока элементов И, вторая группа входов которого подключена к третьему тактовому входу устройства, о т— л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены дешифратор, шифратор и коммутатор, информационные входы коммутатора подключены к выходам четвертого блока элементов И, управляющие входы коммутатора соединены с группой выходов шифратора, управляющий вход и группа информационных входов которого соединены соответственно с четвертым тактовым входом устройства и с второй группой выходов регистра 0 команд, группа выходов коммутатора соединена с второй группой входов первого сумматора, третья группа выходов ре- . гистра командсоединена сгруппой информационных входов дешифратора, управляющий входи группавыходов которого соединены соответственнос пятымтактовым входом устройстваи свторой группой входов второгоблока элементов И.

Устройство для формирования исполнительных адресов Устройство для формирования исполнительных адресов Устройство для формирования исполнительных адресов 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в ассоциативных запоминающихустройствах, в устройствах MHKponporiiaMMHoro управления и выбора приоритета

Изобретение относится к трансляции адреса, и в частности относится к трансляции виртуальных адресов, которые создают условия пересечения границы страницы памяти

Изобретение относится к вычислительной технике, в частности к устройствам арбитража и управления памятью, и предназначено для использования в микрокомпьютерах, имеющих совмещенную память программ и изображения

Изобретение относится к вычислительной технике и может быть использовано в каналах ЭВМ для формирования адреса обращения к памяти

Изобретение относится к автоматике и вычислительной технике, а точнее к приоритетной обработке данных, и предназначено для использования в мультипроцессорных системах, в локальных сетях и в системах распределенного управления

Изобретение относится к вычислительной технике и может быть использовано для организации доступа к коллективно используемому ресурсу

Изобретение относится к вычислительной технике и может быть использовано для организации межмашинного обмена в распределенных вычислительных комплексах и сетях ЭВМ

Изобретение относится к вычислительной технике и предназначено для использования в локальных вычислительных сетях с шинной топологией для управления передачей пакетов данных через общий канал

Изобретение относится к способам управления перегрузкой сообщениями элементарной программы в электронной системе коммутации
Наверх