Микропрограммное устройство управления

 

Изобретение относится к области вычислительной техники, а именно к устройствам для программного управления , и может быть использовано в качестве устройства управления в специализированных вычислительных мапшнах и периферийных устройствах автоматизированных систем управления, например в устройствах ввода-вывода информации. Цель изобретения - расширение функциональных возможностей устройства за счет обеспечения монопольного режима работы каналов.Цель изобретения достигается за счет введения триггера, злемента ИЛИ и злемента НЕ с соответствующими функциональными связями между ними и известными блоками устройства. 1 з.п. ф-лы, 1 ил. N9 Ю 05 4 СП 1C

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„,, 1226452

"Ш4 С 06 Р 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,. " ;

К AQTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 955055 (21) 3741543/24"24 (22) 05.04.84 (46) 23.04.86. Бюл. Р 15 (72) Г.З. Берсон (53) 681.32 (088.8) (56) Авторское свидетельство СССР

11II 955055, кл. G 06 F 9/22, 1980. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ . (57) Изобретение относится к области . вычислительной техники, а именно к устройствам для программного управления, и может быть использовано в качестве устройства управления в специализированных вычислительных машинах и периферийных устройствах автоматизированных систем управления, например в устройствах ввода-вывода информации. Цель изобретения - расширение функциональных возможностей устройства за счет обеспечения монопольного режима работы каналов. Цель изобретения достигается за счет введения триггера, элемента ИЛИ и элемента НЕ с соответствующими функциональными связями между ними и известными блоками устройства. 1 з.п. ф-лы, 1 ил.

1226452

)5

4О ф5

Изобретение относится к вычислительной технике, а именно к устройствам для программного управления, может быть использовано в качестве устройства управления в специализированных вычислительных машинах и периферийных устройствах автоматизи.рованных систем управления, например в.устройствах ввода-вывода информации, и является усовершенствованием устройства по авт.св, 1с* 955055.

Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения монопольного режима работы каналов.

На чертеже представлена структурная схема устройства.

Устройство содержит каналы 1-3, регистр 4 адреса, блок 5 памяти микропрограмм, коммутатор 6, первый элемент ИЛИ 7; первый триггер 8, дешифратор 9, счетчик 10, второй триггер 11, второй элемент ИЛИ 12, элемент НЕ 13, вход 14 запроса устройства, группа входов 15 устройства, блок 16 проверки условий .

Устройство работает следующим образом.

При поступлении запроса на выполнение микропрограммы какого-либо канала на вход 14 запроса устройства этот запрос запоминается соответствующим первым триггером. Единичное состояние триггера 8 свидетельствует о том, что получен запрос на выполнение микропрограммы данного канала, но выполнение этой микропрограммы не закончено. Код очередной микрокоманды формируется блоком 9 памяти микропрограмм на его информационных и адресных выходах по коду адреса микрокоманды, поступающему на его адресный вход. Адрес очередной микрокоманды формируется счетчиком

10 адреса в зависимости от типа микрокоманды, адреса перехода и выполнения логических условий. При этом с адресных выходов блока 5 памяти микропрограмм на входы дешифратора поступает признак типа микрокоманды, операционная или микрокоманда перехода, и код номера контролируемого логического условия. На группу входов коммутатора 6 с, группы входов 15 устройства поступают осведомительные сигналы логических условий от операционных устройств, на вторую группу входов, коммутатора 6 поступают сигналы логических условий, характеризующих внутреннее состояние у . ройства, т.е. наличие запросов на выполнение микропрограмм и на монопольный режим работы каналов 1-3.

С выхода коммутатора 6 сигнал анализируемого логического условия проходит на управляющий вход счетчика 10. При выполнении операционной микрокоманды на выходе коммутатора формируется сигнал, соответствующий выполнению логического условия. При наличии на управляющем входе сигнала выполнения логического условия счетчик 10 формирует адрес следующей микрокоманды путем добавления единицы к адресу предыдущей микрокоманды. При отсутствии на управляющем входе сигнала выполнения логического условия счетчик 10 формирует адрес следующей микрокоманды в соответствии с адресом перехода, который поступает на его группу входов с группы адресных выходов блока 5 памяти микропрограмм. С выхода счетчика 10 код адреса переписывается в регистр 4 адреса, в котором производится хранение кода адреса текущей микрокоманды. Информация для внешних операционных устройств поступает с информационных выходов блока 5 памяти микропрограмм на выход устройства.

Рассмотрим работу устройства при поступлении запроса на выполнение микропрограммы какого-либо канала, например второго. До поступления запроса по микропрограмме циклически производится опрос условия запроса микропрограммы.При поступлении запроса сигнал с единичного выхода триггера 8 передается на вход второй группы входов коммутатора 6. По выполнению условия наличия своего запроса микропрограммой выполняется условный переход к анализу условий отсутствия более приоритетных запросов. При отсутствии запросов на выполнение более приоритетных микропрограмм соответствующие сигналы логических условий поступают на входы второй группы входов коммутатора 6.

При этом микропрограммой выполняется условный переход к анализу условия отсутствия монопольного режима менее приоритетных каналов. Поскольку никакие каналы не устанавливали монопольного режима своей работы, то производится условный переход к выполf226452 4 нению микрокоманды прерывания менее приоритетных каналов. Эта микрокоманда расшифровывается дешифратором

9 и с первого выхода дешифратора сигнал прерывания поступает на первый вход первого элемента ИЛИ 7. С выхода первого элемента ИЛИ 7 канала

2 прерывания. поступает на вход установки нуля регистра 4 адреса и второй вход первого элемента ИЛИ 7 канала 3 ° Регистр 4 адреса канала 3 обнуляется и им выполняется микрокоманда, соответствующая нулевому адресу. Этой микрокомандой является микрокоманда анализа условия запроса своей микропрограммы. Поскольку микропрограммой канала 3 и так циклически выполняется только эта микрокоманда, то фактически прерывания микропрограммы канала 3 не происходит. После этого в канале 2 выполняется микропрограмма управления операционным устройством. По окончании этой микропрограммы выдается микрокоманда отбоя своего запроса.

Эта микрокоманда расшифровывается дешифратором 9 и сигнал с его второго выхода устанавливает в ноль триггер 8. По последней команде микропрограммы производится безусловный переход к началу микропрограммы, т.е. к анализу наличия своего запроса.

Рассмотрим работу устройства в случае прерывания выполняемой микропрограммы, например, канала 3 более приоритетной микропрограммой, например, канала 1.

В канале 3 по запросу своего приоритета выполняется микропрограмма управления операционным устройством.

В режиме ожидания своего запроса микропрограмма канала 1 циклически опрашивает условие наличия запроса..

Запрос на выполнение микропрограммы канала 1 запоминается первым триггером 8 канала 1. Поскольку условие наличия своего запроса для канала 1 выполнилось, запросов более высокого приоритета для первого канала не существует, а менее приоритетные каналы 2 и 3 не устанавливали режима монопольной работы, то микропрограмма выдает микрокоманду на прерывание микропрограммы меньшего приоритета.

При этом сигнал прерывания с первого выхода дешифратора 9 канала 1 через первые элементы ИЛИ 7 каналов 1 и 2 поступает на входы установки нуля

55 регистров 4 адреса каналов 2 и 3 и осуществляется безусловный переход менее приоритетных микропрограмм, т.е. каналов 2 и 3 к нулевому адресу, который должен соответствовать микрокоманде анализа запроса своего приоритета. При этом микропрограмма канала 2 продолжает циклически анализировать условие наличия своего запроса. Микропрограмма канала 3 переходит к анализу отсутствия запросов большего приоритета. Так как на вход второй группы входов коммутатора 6 канала 3 с нулевого выхода первого триггера 8 канала 1 не поступает сигнала об отсутствии запроса, поскольку триггер 8 находится в единичном состоянии, то микропрограмма канала 3 циклически производит анализ запросов более высокого приоритета, т.е. каналов 1 и 2. По окончании выполнения микропрограммы первого канала последней ее микрокомандой первый триггер 8 первого канала

1 устанавливается в нулевое состояние. При этом микропрограмма канала

1 переходит к циклическому анализу своего запроса, а с нулевого плеча первого триггера 8 канала 1 на вход коммутатора 6 канала 3 передается сигнал об отсутствии запроса первого приоритета, вследствие чего в канале 3 формируется микрокоманда условного перехода к продолжению микропрограммы. Таким образом, в канале

3 снова начинается выполнение прерванной микропрограммы управления операционным устройством, причем выполнение прерванной микропрограммы производится не с прерванного места, а сначала, что является характерным для управления периферийными устрой" ствами, например устройствами ввода-вывода информации.

Рассмотрим работу устройства в случае установления одним из каналов, например 3, на некотором участке своей микропрограммы режима монопольной работы. В начале участка микропрограммы, на котором не допускается прерывания микропрограммы, в канале 3 формируется микрокоманда установления монопольного режима.

При этом сигнал установления монопольного режима с четвертого выхода дешифратора 9 канала 3 поступает на единичный вход второго триггера 11 и последний устанавливается в единичное состояние. С единичного выхо40

5 12264 да второго триггера 11 канала 3 сигнал монопольного режима через вторые элементы ИЛИ 12 каналов 3 и 2 проходит на входы элементов НЕ 13 каналов 2 и 1. При этом с входов второй группы входов коммутаторов 6 каналов 1 и 2 снимается сигнал отсутствия монопольного режима. При поступлении запроса на выполнение более приоритетной микропрограммы,на- 10 пример канала 1, микропрограмма этого канала после анализа наличия . своего запроса и отсутствия более приоритетных запросов переходит к анализу условия отсутствия режима f5 монопольной работы. Поскольку каналом 3 установлен режим монопольной работы, микропрограмма первого канала, проанализировав признак монопольной работы, не переходит к уп- . ?О равлению операционным устройством, а продолжает циклически опрашивать признаки наличия более приоритетных запросов и монопольного режима. После выполнения участка микропрограммы, 25 запрещающего прерывания, в канале 3 формируется микрокоманда снятия монопольного. режима. При.этом сиггнал снятия монопольного режима с третьего выхода дешифратора 9 проходит на 30 нулевой вход второго триггера 11 канала 3 и устанавливает в ноль этот триггер. С помощью вторых элементов ИЛИ 12 и элементов НЕ 13 на входах коммутаторов каналов 1 и ? формируется сигнал отсутствия монопольного режима. Микропрограмма канала 1, проанализировав в очередном цикле условие отсутствия режима монопольной работы, осуществляет условный переход к микрокоманде прерывания микропрограмм менее приоритетных каналов 2 и 3 и далее к управлению операционными устройствами. Таким образом, прерывание более приоритетной микропрограммой, например, канала 1, менее приоритетной микро( программы, например, канала 3., блокируется на время установления менее приоритетным каналом режима монополь- 0 ной работы.

52

Формула из обретения

1. Микропрограммное устройство управления по авт.св. У 955055, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения монопольной работы каналов, в каждый канал устройства введены второй триггер, второй элемент -ИПИ и элемент ЧЕ, причем третий и четвертый управляющие выходы блока проверки условий каждого канала соединены соответственно с нулевым и единичнДч входами второго триггера, единичный выход которого соединен с первым входом второго элемента ИЛИ, выход элемента НЕ подключен к второй группе управляющих входов блока проверки усло" вий выход второго элемента ИЛИ i-r"o I канала (i=1,2,...,n) соединен с вторым входом второго элемента ИЛИ и входом элемента НЕ (i""1)-ro канала, кроме последнего, второй вход второго элемента ИЛИ и вход элемента НЕ последнего канала соединены с входом логического нуля устройства.

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок проверки условий каждого канала содержит коммутатор, счетчик и дешифратор причем первый — четвертый выходы.дешифратора подключены соответственно к первому — четвертому управляющим выходам блока, группа выходов дешифратора подключена к первой группе информационных входов коммутатора, группа информационных входов блока подключена к группам информационных входов дешифратора и счетчика, выходы которого подключены к группе выходов блока, выход коммутатора подключен к входу задания режима счетчика,вторая группа управляющих входов блока подключена к второй группе информационных входов коммутатора, первая группа управляющих входов блока подключена к группе управляющих входов коммутатора °

1226452

Составитель Л. Логачева

Редактор Т. Кугрышева Техред В.Кадар Корректор С. Шекмар

Заказ 2134/48 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная,4

Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления 

 

Похожие патенты:

Изобретение относится к области цифровой вычислительной техники, применяется при построении алгоритмически распределенных устройств (систем) микропрограммного управления вычислительных и управляющих систем высокой производительности

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении распределенных систем программного управления, а также подсистем логического управления многоуровневых АСУ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и цифровой вычислительной технике и может найти применение при построении управляющих и вычислительных систем высокой производительности, а также подсистем логического управления многоуровневых иерархических автоматизированных систем управления

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, проектируемых на базе однотипных БИС (СБИС) и реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике, предназначено для выполнения требуемых функций программного управления с автоматическим перезапуском при «зависании» прикладной программы и автоматическим переходом в режим сохранения оперативной информации с помощью резервного источника напряжения питания при отключении или аварии основного источника напряжения питания и может быть использовано, например, в качестве ядра микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления в реальном времени с поддержкой режима аппаратного сторожевого таймера для перезапуска при «зависании» прикладной программы М-системы, проектируемой с учетом следующих основных принципов [1]: программного управления, магистрального обмена информацией, модульного построения и наращивания вычислительной мощности

Изобретение относится к области вычислительной техники, а именно к устройствам для программного управления, и может быть использовано в качестве устройства управления в специализированных вычислительных мапшнах и периферийных устройствах автоматизированных систем управления, например в устройствах ввода-вывода информации

Наверх