Буферное запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств универсальных и специализированных электронных вычислительных машин. Цель изобретения - повышение надежности устройства . Устройство содержит накопитель 1, входной регистр 2 данных, выходной регистр 3 данных, формирователь 4 импульсов записи, формирователь 5 импульсов считьшания, счетчик 6 адреса записи, счетчик 7 адреса считьшания, группы элементов И 8, 9, и 10, группу элементов 11, элембГнты 12 равнозначности, элементы И-НЕ 13, одновибратор 14, триггеры 15, 16 и 17, элементы И 18, 19 и 20, одновибраторы 21 и 22, элементы НЕ 23 и 24, элемент задержки 25 и 26, реверсивный счетчик 27, дешифраторы 28 и 29 и элемент Ц 30. Повьш1ение надежности буферного запоминающего устройства достигается введением реверсивного счетчика 27, дешифраторов 28 и 29 и элемента И 30. 1 ил, § (Л Стоп //мл ШЧСИ . . счигтОвмт

союз сонетсних

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (И) (51)4 С 11 С 9/00

„-{ %4 ла. Ц

ОПИСАНИЕ ИЗОБРЕТЕНИЯ И

Иип.

И )нси

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР по делАм изОБРетений и ОткРытий (21) 3792979/24-24 (22) 20.09,84 (46) 23.04.86. Бюл. У 15 (72) В.П.Невский (53) 681.327.6(088.8) (56) Авторское свидетельство СССР

N - 942132, кл. G 11 С 9/00, 1980.

Авторское свидетельство СССР

М 936028, кл. G 11 С 9/00, 1980. (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вьчислительной технике и может быть использовано при построении буферных запоминающих устройств универсальных и специализированных электронных вычислительных машин. Цель изобретения — повышение надежности устройства. Устройство содержит накопитель 1, входной регистр " данных, выходной регистр 3 данных, формирователь 4 импульсов записи, формирователь 5 импульсов считывания, счетчик 6 адреса записи, счетчик 7 адреса считывания, группы элементов

И 8, 9, и 10, группу элементов ii элементы 12 равнозначности, элементы

И-НЕ 13, одновибратор 14, триггеры

15, 16 и 17, элементы И 18, 19 и 20, одновибраторы 21 и 22, элементы НЕ .23 и 24, элемент задерххи 25 и 26, реверсивнык счетчик 27, дешифраторы

28 и 29 и элемент Ц 30. Повышение надежности буферного запоминающего устройства достигается введением .реверсивного счетчика 27, дешифраторов 28 и 29 и элемента И 30. 1 ил, Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств универсальных и специализированных электронных вычислительных машин, Цель изобретения — повышение надежности устройства.

На чертеже представлена функциональная схема буферного запоминающего устройства (БЗУ).

Устройство содержит накопитель 1, входной регистр 2 данных, вьгходнай регистр 3 данных, формирователь 4 импульсов записи, формирователь 5 импульсов считывания, счетчик 6 адреса записи, счетчик 7 адреса считывания, группы элементов И 8-10, группу элементов ИЛИ 11, элементы 12 равнозначности, элемент И-НЕ 13, одновибратор 14, триггеры 15-17, элементы И 18-20, одновибраторы 21 и

22, элементы НЕ 23 и 24, элемент задержки 25 и 26, реверсивный счетчик

27, дешифраторы 28 и 29 и элемент

И 30.

Устройство работает следующим образом.

В исходном состоянии счетчики 6 адреса записи, счетчик 7 адреса считывания, реверсивный счетчик 27, а также триггеры 15-17 обнулены. На основании нулевого кода на выходе счетчика 6 адреса записи дешифратор

29 формирует сигнал, поступающий на вход элемента И 30 и запрещающий прохождение импульса считывания.

На входах р е ги стра 2 и с оотв е тс твенно на информационных входах накопителя 1 появляется входная информация. Импульс записи поступает на установочный вход триггера 16 и переводит его в единичное состояние, открывая элемент И 18 по одному из входов. В отсутствии импульса считывания на выходе элемента НЕ 24 присутствует логическая единица, поэтому при переходе триггера 16 в единичное состояние на выходе элемента

И 18 появляется положительный перепад напряжения, по поторому одновибратор 21 вырабатывает импульс. Этот импульс открывает элементы И 8 первой группы и разрешает поступление кода с выходов счетчика 6 адреса записи на адресные входы накопителя

1. Кроме того, по этому импульсу про исходит запись исходной информации в

1226530 накопитель по адресу счетчика б адреса записи (на начальном этапе по нулевому). По окончании цикла записи в накопитель этот же импульс, задержанный на элементе 26 задержки, сбрасывает триггер 16 в "0" и увеличивает содержимое реверсивного счетчика

27 и счетчика 6 адреса записи на "1".

В результате превышения содержимого счетчика б адреса записи над содержимым счетчика 7 адреса считывания на выходе элемента 12 равнозначности, соответстгующега младшему разряду счетчиков 6 и 7, появляется отрипательный перепад, вызывающий появление положительного перепада напря10

15 жения "Несовпадение" на выходе элемента И-HL 13. В результате совпаделивается потенциал "Несовпадение", При этсм в любом случае происходит только одно считывание, так как после первого считывания происходит установка в "1" триггера 15 и блокировка элемента И 20. При записи ния перепадов напряжения Несовпаде1I ние и единичного состояния инверсного плеча триггера 15 на выходе элемента И 20 возникает положительный перепад напряжения, по которому одновибратор 14 вырабатывает импульс. д 3.;от импульс открывает группу элементов И 9, подключив выходы счетчика 7 адреса. считывания через элементьг

И 9 и ИЛИ I t к адресным входам накопителя 1, и поступает на вход считывания накопителя, в результате чего происходит считывание информации из накопителя в выходной регистр. Затем этот импульс, задержанный на элементе 75 задержки, подтверждает нулевое состояние триггера 17, устанавливает

3 триггер 15 в единичное состояние, запрещая прохождение потенциала

"Несовпадение" через элемент И 20, уменьшает на "1" содержимое реверсивного счетчика 27 и увеличивает

40 содержимое счетчика 7 адреса считывания на "1", что приводит к совпа" дению кодов в счетчиках б и 7. Следовательно, потенциал "Несовпадение" на выходе схемы И-НЕ 13 исчезает. На этом заканчивается цикл записи-считывания первого информационного слава.

Аналогично с приходом любого следующего импульса записи производится запись в накопитель 1 второго и последующих информационных слов, а на выходе элемента И-НЕ 13 устанав1226530 каждого из информационных слов содержимое реверсивноro счетчика 27 увеличивается на "1".

При считывании информации из выходного регистра на шину считывания поступает импульс считывания, который разрешает выдачу информации из выходного регистра через элементы И 10 на выход устройства. В то же время этот импульс устанавливает в "1" триггер 17. Если при этом отсутствует импульс записи на шине записи, то на выходе элемента НЕ 23 присутствует логическая "1" и при совпадении положительных перепадов на входах элемента И 19 на выходе одновибратора 22 появляется импульс, который устанавливает в "1" инверсный выход триггера 15, разрешая прохождение потенциала "Несовпадение" на вход одновибратора 14, и производит считывание второго информационного слова из накопителя в выходной регистр. Импульс с одновибратора 14 производит также сброс триггера 17, увеличение содержимого счетчика 7 на единицу, уменьшение на "1" содержимого реверсивного счетчика 27 и блокировку элемента И 20 путем установки в "1" триггера 15.

Процесс считывания продолжается до тех пор, пока не происходит совпадения кодов в счетчиках 6 и 7 и сброс потенциала "Несовпадение".

Процесс записи-считывания в БЗУ происходит асинхронно: импульсы записи и считывания появляются в любое время, определяемое работой управляющих устройств источника и потребителя информации.

В случае прихода импульса записи при наличии импульса считывания происходит блокировка записи по второму входу элемента И 18, при этом длитель ность блокировки определяется временем действия импульса считывания, который через формирователь 5, элемент И, 30, элемент НЕ 24 воздействует на второй вход элемента И 18.

Однако, при отсутствии информации в БЗУ такая блокировка исключается, что позволяет даже в случае постоянного запроса на считывание информации произвести запись информационного слова в БЗУ. Это .достигается тем, что при нулевом состоянии счетчика 6 адреса записи дешифратор 29 формирует сигнал, поступающий на вход элемента И 30 и запрещающий прохождение

50.:вующих элементов равнозначности, вы55

45 импульса считывания в цепь блокировки записи. I

Блокировка считывания во apehia записи происходит следующим образом.

Импульс записи через формирователь 4 и элемент НЕ 23 поступает на первый вход элемента И 19, где блокирует процесс считывания на время действия импульса записи.

Указанные блокировки не приводят к потере информационных слов, а лишь производят задержку моментов записи и считывания один относительно другого, не снижая быстродействия устройства.

Если длительное время считывания информации не происходит, то БЗУ за" полняется полностью. В этом случае с выхода реверсивного счетчика код, соответствующий емкости БЗУ, поступает на дешифратор 28, сигнал с выхода дешифратора 28 поступает на вход

"Стоп-Запись" источника информации, где служит основанием для прекращения дальнейшей записи, и на вход |Экстр. чтение" потребителя информации, где сигнализирует о необходимости экстренного считывания информации.

Формула изобретения

Буферное запоминающее устройство, содержащее накопитель, выходы которого подключены к входам выходного регистра данных, информационные входы накопителя подключены к выходам входного регистра данных, входы которого являются информационными входами устройства, адресные входы накопителя подключены к выходам элементов

ИЛИ группы, первые и вторые входы которых подключены к выходам элементов И соответственно первой и второй групп, первые входы элементов И первой группы подключены к выходам счетчика адреса записи и первым входам соответствующих элементов равнозначности, первые входы элементов И второй группы подключены к выходам счетчика адреса считывания и вторым входам соответстходы которых подключены к входам элемента И-НЕ, выход элемента И-НЕ подключен к первому входу первого элемента И, второй вход которого подключен к выходу первого триггера, выход первого элемента И подключен к входу перв ого однови брат ор а, выход которого подключен к первому управляЗо ства4

Составитель С.Иустенко

Редактор Е.Папп Техред И.Попович Корректор С.йекмар

Заказ 2140/52 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений н открытий

it3035 Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

3 ющему входу накопителя и входу первого элемента задержки, выход первого элемента задержки подключен к первому входу второго триггера и первому входу первого триггера, второй вход которого подключен к выходу второго одновибратора, вход второго одновибратора подключен к выходу вто" рого элемента И, первый вход которого подключен к выходу второго триггера, второй вход второго триггера подключен к входу формирователя импульсов считывания, к первым входам элементов И третьей группы и является первым управляющим входом устройства, второй вход второго эле-" мента И подключен к выходу первого элемента НЕ, вход которого подключен к выходу формирователя импульсов записи, вход формирователя импульсов записи подключен к первому входу третьего триггера и является вторым управляющим входом устройства, второй вход третьего триггера подключен к входу счетчика адреса записи и к выходу второго элемента задержки, вход которого подключен к второму управляющему входу накопителя, к вторым входам элементов И первой группы и выходу третьего одновиб226530 ф ректора, вход третьего одновибратора подключен к выходу третьего элеменТ - И, ITepBblH H второй HzopbI KQTopol o подключены соответственно к выходу второго элемента HE и выходу третье-. го триггера, выходы выходного регистра данных подключены к вторым входам элементов И третьей группы, выходы которых являются информацион30 ными выходами устройства, о т л ив ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит реверсивный счетчик, первый и второй дешифраторы и четt5 вертый элемент И, первый вход и выход которого подключены соответственно к выходу формирователя импульсов считывания и входу второго элемента НЕ, второй вход четвертого элемента И HopKJ7209eH K выходу I1epHGго дешифратора, входы которого подключены к выходам. счетчика адреса записи, первый и второй входы реверсивного счетчика подключены к выхо25 дам соответственно первого и второго элементов задержки, выходы реверсивного счетчика подключены к входам второго цешифратора, выход которого является управляющим выходом устрой