Преобразователь табличных кодов

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах, связанных с преобразованием информации . Целью изобретения является повышение быстродействия и контролируемости преобразования. Это достигается тем, что в преобразователь введены комбинационные элементы определяющие и преобразующие старшие разряды входного и выходного кодов, а также определяющие запрещенные кодовые комбинации. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) 151) 4 Н 03 М 7/42

1

ОПИСАНИЕ ИЗОБРЕТЕНф(.:::,, I

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3753987/24-24 (22) 14.06.84 (46) 23.04.86. Бюл. )Р 15 (72) О.П.Орлов, Ю.Ф.Шостак и Т.Н.Строганова (53) 681.325(088.8) (56) Авторское свидетельство СССР

1Р" 530329, кл. G 06 F 5/02, 1974.

Авторское свидетельство СССР

Ф 769529, кл. С 06 F 5/02, 1979. (54) ПРЕОБРАЗОВАТЕЛЬ ТАБЛИЧНЫХ КОДОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах, связанных с преобразованием информаций. Целью изобретения является повышение быстродействия и контролируемости преобразования. Это дости- гается тем, что в преобразователь введены комбинационные элементы определяющие и преобразующие старшие разряды входного и выходного кодов, а также определяющие запрещенные кодовые комбинации. 1 ил.

1 12

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах, связанных с преобразователем информации.

Цель изобретения — повьш(ение быстродействия и контролируемости преобразователя.

На чертеже приведена структурная схема преобразователя.

Преобразователь содержит блок 1 синхронизации, тактовый вход 2 преобразователя, счетчик 3, первый и второй коммутаторы 4 и 5, первый и второй частичные дешифраторы 6 и 7, группу 8 элементов И, элементы И 9 и !0, элемент ИЛИ 11, элементы И 12 и 13, элемент ИЛИ 14, первый и второй многовходовые элементы ИЛИ 15 и

16, первую 17 и вторую 18 группы информационных входов преобразователя, группу 19 информационных выходов преобразователя, выход 20 неисправности преобразователя.

Предлагаемый преобразователь работает следующим образом.

При поступлении преобразуемого кода на первую группу входов коммутатора 4 блок 1 синхронизации устанавливает счетчик 3 в исходное состояние, выдает на коммутатор 4 управляющий сигнал, разрешающий поступление входной информации с первой группы информационных входов через коммутатор 4 на частичный дешифратор

6. С возбужденных выходов дешифратора информация поступает на входы элементов И группы 8. Одновременно информация с выходов частичного дешифратора 6, определяющих старший разряд выходного кода, поступает на входы многовходового элемента ИЛИ 15, тем самым сразу определяя старший разряд выходного кода, который поступает на информационные входы коммутатора 5. Далее блок 1 синхронизации выдает на коммутатор управляющий сигнал, разрешающий поступление кодовых комбинаций через входы коммутатора 5. Счетчик 3 начинает перебор кодовых комбинаций, возбуждая выходы дешифратора 7. При совпадении кода, поступившего с первой группы информационных входов, с кодовой комбинацией, накопленной в счетчике 3 в совокупности со старшим разрядом, согласно закону перекодирования на выходе блока элементов И группы 8 появляется сигнал, который, воз-.

26671 2 действуя на блок синхронизации, прекращает поступление импульсов на счетный вход счетчика 3 и фиксирует его состояние. Старший

5 . разряд преобразованного кода снимается с выхода многовходового элемента

ИЛИ 15 через элементы И 10 и ИЛИ 11, остальные (К-1) разряды преобразо— ванного кода снимаются с выходов счетчика 3. При обратном преобразовании преобразуемый код поступает через коммутатор 5 на дешифратор 7, а кодовые комбинации со счетчика 3 на вход дешифратора 6 через коммутатор 4. В дальнейшем преобразователь работает аналогично.

В случае, если на вход преобразователя подана комбинация, не охваченная законом преобразования, то сигнал переполнения счетчика 3 воздействует на блок синхронизации, прекращая поступление импульсов на счетный вход счетчика 3 и останавливая устройство.

Использование многовходовых элементов ИЛИ позволяет одновременно с преобразованием кодовых комбинаций осуществлять контроль правильности преобразования старшего разряда и выдавать сообщение об ошибке, используя элементы И 13 и ИЛИ 14.

Пусть необходимо осуществить взаимные преобразования кодов, приведенных в таблице.

Код 1

Код 2

0001

1001

0101

1001

0111

Элемент ИЛИ 15 определяет старший разряд при преобразовании кода

1 в код 2, поэтому его входы подклю-.

1226671 чены к 1, 4, 6 и 12 выхода дешифратора 6. Элемент ИЛИ 16 определяет старший разряд при обратном преобразовании, т.е. код 2 в код 1, поэтому его входы подключены к 2,6,7 и

1О выходам дешифратора 7.

В известных устройствах время преобразования кодовой комбинации определяется временем счета импульсов счетчика от нулевого значения до значения, совпадающего со значением входного кода. Предлагаемый преобразователь позволяет сократить время преобразования в два раза, так как использование многовходовых элементов ИЛИ позволяет сразу получать значение старшего разряда, а отсчет импульсов осуществлять для (К-1) разрядов кодовой последовательнос ти

Ф о р м у л а и з о б р е т е н и я

Преобразователь табличных кодов, содержащий счетчик, первый и второй коммутаторы, первый и второй частичные дешифраторы, блок синхронизации и блок элементов И, первая и вторая группы входов которого соединены с группами выходов соответственно первого и второго частичных дешифраторов, входы которых соедннены с выходами соответственно первого и второго коммутаторов, первые группы информационных входов которых являются соответственно п".рвой и второй группами информационных входов преобразователя, первый выход блоКа синхронизации соединен со счетным входом счетчика, разрядные выходы которого являются группой младших разрядов выходов преобразователя и соединены с младшими разрядами второй группы информационных входов первого и второго коммутаторов, управляющие входы которых соединены сооТветственно с вторым и третьим выходами блока синхронизации, четвертыи выход которого соединен с входом сброса счетчика, выход переполнения которого соединен с первым входом сброса блока синхро низации, второй вход сброса которого соединен с выходами элементов И блока, тактовый вход блока синхронизации

10 является тактовым входом преобразователя, о т л и ч à и шийся тем, что, с целью повышения быстродействия и контролируемости, в него введены четыре элемента И, первый и второй элементы ИЛИ и первый и второй многовходовые элементы ИЛИ, входы которых соединены соответственно с выходами первого и второго частичных дешифраторов, выход первого многовходового р0 элемента ИЛИ соединен с входом старmего разряда второй группы входов второго коммутатора и первыми входами .первого и второго элементов И, выходы которых соединены соответственно

25 с первыми входами первого и второго элементов ИЛИ, вторые входы которых соединены соответственно с выходами третьего и четвертого элементов И, первые входы которых соединены с выЗ0 ходом второго многовходового элемента ИЛИ и с входом старшего разряда второй группы входов первого коммутатора, выходы старших разрядов первого и второго коммутаторов соединены соответственно с вторыми входами

35 четвертого и второго элементов И, первый и второй выходы блока синхронизации соединены с вторыми входами соответственно третьего и первого

40 элементов И, выходы первого и второго элементов ИЛИ являются соответственно выходом старшего разряда информационных выходов преобразователя и выходом неисправности преобразователя. !

1226671

Составитель M.Àðøàâñêèé

Редактор А.Сабо Техред В.Кадар Корректор М.Самборская

Заказ 2147/59 Тираж 816 Подписно е

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие„ г.ужгород, ул.Проектная,4