Устройство для циклового программного управления

 

Изобретение относится к области вычислительной техники, в частности к программному управлению технологическим оборудованием и может быть использовано для оснащения металлорежущих станков с цикловым программным управлением и других промыпшенных механизмов-автоматов. Устройство содержит блок управления, блок постоянной памяти, формирователь адресных переходов, распределитель импульсов , блок оперативной памяти, блок вьдержёк времени,, блок записи. Введение формирователя адресных переходов , блока оперативной памяти и блока записи позволяет упростить устройство за счет исключения необходимости в использовании дополнительных логических блоков для решения логических задач управления, а так же уменьшить объем блока постоянной памяти . 3-з.п.ф-лы, 1 ил. . с $ (Л ю оо 4 сх 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (бц 4 G 05 В 19/18

gn:.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 3807707/24-24 (22) 31.07.84 (46) 15.05.86. Бюл. N - 18 (71) Всесоюзный ордена Трудового

Красного Знамени научно-исследовательский, проектно-конструкторский и технологический институт релестроения (72) А.А.Кириллов, Я.М.Купчан, В.В.Речнов и В.С.Тварнова (53) 621.503.55(088.8) (56) Авторское свидетельство СССР

Ф 840808, кл. G 05 В 19/18, 1978.

Устройство Simatic 5 21 фирмы

Siemens проспект фирмы Siemens.

Микроэлектронные устройства программного и логического управления, Под. ред. Ю.В.Абугова. М.: Машиностроение, 1979. (54) УСТРОЙСТВО ДЛЯ ЦИКЛОВОГО ПРОГРАММНОГО УПРАВЛЕНИЯ

„„SU„„1231488 А 1 (57) Изобретение относится к области вычислительной техники, в частности к программному управлению технологическим оборудованием и может быть использовано для оснащения металлорежущих станков с цикловым программным управлением и других промышленных механизмов-автоматов. Устройство содержит блок управления, блок постоянной памяти, формирователь адресных переходов, распределитель импульсов, блок оперативной памяти, блок выдержек времени, блок записи.

Введение формирователя адресных переходов, блока оперативной памяти и блока записи позволяет упростить устройство за счет исключения необходимости в использовании дополнительных логических блоков для решения логических задач управления, а так же уменьшить объем блока постоянной памяти. З.з.п.ф-лы, 1 ил.

1 1231488 2

Изобретение относится к вычислительной технике, в частности к программному управлению технологическим оборудованием, и может быть использовано для оснащения металлорежущих станков с цикловым программным управлением (ЦПУ) и других промьппленных механизмов-автоматов.

Цель изобретения — упрощение устройства за счет исключения необходи- 1О мости в использовании дополнительных логических блоков для решения логических задач управления и уменьшен:..-я объема блока постоянной памяти.

На чертеже представлена блок-схема устройства.

Устройство содержит блок 1 управ.пения, формирователь 2 адресных переходов, распределитель 3 импульсов, блок 4 постоянной памяти (ПЗУ)„ блок

5 оперативной памяти (ОЗУ) блок 6 выдержек времени, блок 7 записи, вход 8 устройства.

Блок 1 управления содержит муль25 типлексор 9 и элемент ИЛИ 10 °

Формирователь 2 адресных переходов содержит элемент 11 сравнения, первый элемент 12 задержки, первый канал (последовательного перехода), состоящий из элемента И 13, D-тригЗО гера 14, генератора 15 прямоугольных импульсов, счетчика 16 импульсов, дешифратора 17, второй элемент 18 з адер жки и второй канал (адре с ног о перехода), состоящий из элемента 35

И 19, D — триггера 20, генератора 21 прямоугольных импульсов, счетчик 22 импульсов, дешифратор 23., Блок записи содержит буферный регистр 24, группу ключей 25. "@

В блок 4 (ПЗУ), представлякщей собой программируемую матрицу, записывается программа управления механизмом, представляющая собой последовательность управляющих слов (кад- 45 ров) определенной разрядности (количества команд). Ввод этой программы, а он может быть последовательный (кадр за кадром) или адресный, осуществляется с помощью распределителя 50

3 импульсов, который представляет собой суммирующий счетчик с дешифрацией состояния в последовательном коде, работающий как в синхронном режиме, так и асинхронном. Синхронный у режим соответствует последовательному вводу кадров программы, а асинхронный — адресному. Управление распределителем 3 импульсов осуществляется формирователем адресных переходов

2 н функции датчиков положения, органов управления и времени, выбор и передача сигнала от которых осуществляется с помощью блока управления 1, который представляет собой мультиплексор и-го числа входов на один выход. Выдержки времени формируются блоком временных выдержек 6.

Бпок выдержек времени 6 представляет собой счетно-импульсное реле времени, содержащее rенератор калибровочной частоты с делителем, счетчик импульсов и схему сравнения состояния счетчика с заданием. Величи- на выдержки времени блока 6 определяется заданием необходимого числа импульсов.

Блок 5 оперативной памяти (ОЗУ) представляет собой элемент оперативной памяти íà и-ое число ячеек памяти, состояние которых изменяется управляющими командами, поступающими с вь1хода ПЗУ 4 в момент поступления синхроимпульса. Номер требуемого входа устройства, величина выдержки времени и ее признак, адрес перехода, признаки условного перехода и окончания отработки кадров программы программируются в ПЗУ 4. Кроме этого, в ПЗУ 4 программируются как непосредственные выходы устройства, так и с

ОЗУ 5. Блок записи 7, представляющий собой буферный регистр адреса перехода с ключами на выходе, используется для управления посредством формирователя адресных переходов 2 распределителем 3 импульсов в режиме адресных переходов.

Устройство работает следующим образом.

Сигналы инициируемые датчиками положения и органами управления механизма, а также с выхода блока ОЗУ 5 поступают соответственно на первыи и второй входы блока управления 1, являющиеся информационными входами мультиплексора 9. Требуемая входная информация в каждом кадре программы выбирается адресом входа, поступающим с первого выхода ПЗУ 4 на первый командный вход блска управления 1, являющийся адресным входом мультиплексора 9. С выхода мультиплексора 9 входная информация поступает на первый вход элемента ИЛИ. На второй вход элемента ИЛИ 10, являющийся

1231488 вторым командным входом блока управления 1 .при отработке кадров программы в функции времени поступает сигнал с выхода блока выдержек 6. Величина выдержки времени и ее признак 5 программируются в ПЗУ 4 (соответственно второй и пятый выходы). С выхода элемента ИЛИ 10, он же выход блока управления 1, информация о состояний выбранного входа устройства или об отработке выдержки времени поступает на первый вход формирователя адресных переходов, являющийся первым входом элемента сравнения 11.

На второй вход элемента сравнения 15

11 формирователя 2 с четвертого выхода ПЗУ 4 поступает команда признака состояния выбранного входа устройства, соответствующего отработке кадра программы по "Да" и "Нет". На 20 третий вход формирователя 2 являющийся входом элемента задержки 18, поступает с третьего выхода ПЗУ 4 команда признака условного адресного перехода. 25

В каждом кадре программы после его ввода контролируется с помощью элемента сравнения 17 состояние выхода блока управления 1 на соответствие признаку отработки кадра по 30

"Да™ и "Нет" для введенного кадра.

Если соответствие имеется, то сигнал "Кадр отработан" поступает через элемент задержки 12 на вход канала последовательных переходов (элементы 35

13-17), он же первый вход элемента

И 13. Второй вход элемента И 13 соединен с выходом D-триггера 20 канала адресных переходов (элементы 1923), а выход — подключен к S-входу 40

D-триггера 14. Если триггер 20 находится в исходном состоянии, то появление сигнала "Кадр отработан" на выходе элемента задержки 12 приводит к переключению триггера 14, а значит 45 изменению состояния его выхода, что, в свою очередь, приводит к следующему: по второму входу элемента И 19 вводится блокировка на канал адресных переходов, и запускается генератор So прямоугольных импульсов 15. С генератора 15 импульсов поступают на счетный вход счетчика 16, состояние выходов которого дешифруется в последовательный код дешифратором 17.

Первым входом дешифратора, соответствующим состоянию счетчика 16 "1". формируется импульс (первый выход формирователя адресных переходов), I поступающий на первый вход распределителя 3, что приводит к вводу последующего кадра программы (пропуск), Вторым выходом дешифратора, соответствующим состоянию счетчика "2", соединенным с третьим выходом дешифратора 23 канала адресных переходов и являющимся четвертым выходом блока реализации условных адресных переходов, фирмируется синхроимпульс, поступающий на второй вход ОЗУ 5.

Третьим выходом дешифратора, соответствующим состоянию счетчика "8", формируется импульс на обнуление по и-входу триггера 14 и счетчика 16 °

Изменение состояния триггера 14 возврат в исходное состояние, приводит к прекращению генерации импульсов генератором 15 и снятию блокировки с канала адресных переходов.

Если сигнал "Кадр отработки" с выхода элемента сравнения 11 продолжает присутствовать и во вновь введенном кадре, то описанный процесс работы первого канала (последовательных переходов) повторяется до тех пор, пока сигнал с выхода -элемента сравнения 11 к завершению очередного цикла не исчезнет.

Последовательный переход обладает приоритетом по отношению к адресному переходу. Поэтому последовательный переход при наличии сигнала "Кадр отработан" с выхода элемента сравнения !1 происходит.и при наличии в кадре программы команды условного перехода.

Достигается это тем, что задержка элемента 18 на порядок больше задержки элемента 12, а после запуска одного из каналов другой блокируется по входу.

Если при вводе кадра программы соответствие сигнала с выхода блока управления 1 признаку отработки кадра по "Да" и "Нет" не выполняется, т.е. на выходе элемента сравнения 11 сигнал "Кадр отработан отсутствует, то имеются следуюшие варианты:

1. Отсутствует во введенном кадре команда условного перехода — ввод последующего кадра происходит только после его отработки, т.е. по появлению сигнала "Кадр отработан" с выхода элемента сравнения 11.

1231488

2. Есть команда условного адресного перехода. При этом происходит следующее.

Команда условного адресного перехода проходит через элемент задержки

18 на вход второго канала (адресных переходов) — первый вход элемента

И 19. Работа каналов последовательных и адресных переходов идентична, Пер- 10 вым вьгходом дешифратора 23 (он же третий выход формирователя адресных переходов 2), соответствующим состоянию счетчика 22 "1", формируется импульс, поступающий на второй управ- 15 ляющий вход блока записи 7. По этому сигналу происходит запись в буферный регистор 24 адреса перехода, поступающего со второго выхода ПЗУ 4 на информационный вход блока записи 7. 20

Вторым выходом дешифратора (он же второй выход блока условных переходов 2), соответствующим состоянию счетчику ",2", формируется импульс, поступающий на первый управляющий вход блока записи 7. По этому сигналу происходит перезапись адреса перехода с выхода буферного регистра

24 в счетчик распределителя 3 по его информационному входу. Происходит 30 переход по адресу, задаваемому в этом кадре программы. Третьим выходом дешифратора (он же первый выход блока условных переходов 2), соот11 ветствующим состоянию счетчика 3 формируется синхроимпульс, поступающий на второй вход ОЗУ 5. Четвертым вьгходом дешифратора, соответствующим состоянию счетчика "8", формируется импульс обнуления по Р-входу 40 триггера 20 и счетчика 22. Происходит возврат всех элементов канала в исходное состояние.

После ввода каждого кадра программы все элементы устройства воз- 45 вращаются в исходное состояние.

В любом кадре программы можно программировать выходы устройства, как непосредственно в ПЗУ 4, так и с ОЗУ 5. Выходы устройства через 50 внешние усилители мощности используются для непосредственного управления исполнительными механизмами.

Формула из обретения 55

1. Устройство для циклового программного управления, содержащее блок управления, распределитель импульсов, блок постоянной памяти, подключенный первым выходом к первому командному входу блока управления, а вторым выходом — к первому входу блока выдержек времени, связанйого выходом с вторым командным входом блока управления, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит блок оперативной памяти, блок записи и формирователь адресных переходов, подключенный первым входом к выходу блока управления, вторым и третьим входами соответственно — к четвертому и третьему выходам блока постоянной памяти, первым выходом — fc синхронизирующему входу блока оперативной памяти, вторым и третьим выходами соответственно — к первому и второму управляющим входам блока записи, а четвертым выходом — к управляющему входу распределителя импульсов, связанного информационным входом с выходом блока записи, а выходом — с входом блока постоянной памяти, подключенного пятым выходом к второму входу блока выдержек времени, а шестым выходом — к ийформационному входу блока оперативной памяти, соединенного выходом с первым информационным входом блока управления, второй информационный вход которого является входом устройства, причем информационный вход блока записи подключен к второму вы-.. ходу блока постоянной памяти.

2. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что блок управления содержит элемент ИЛИ и мультиплексор, подключенный информационными входами к первому и второму информационным входам блока управления, адресным входом — к первому командному входу блока управления, а выходом — к первому входу элемента ИЛИ, связанного вторым входом и выходом соответственно с вторым командным входом и выходом блока управления.

3. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что формирователь адресных переходов содержит элемент сравнения, первый и второй элементы задержки, первый и второй каналы, каждый из которых содержит последовательно соединенные элементы И, D-триггер, генератор прямоугольных импульсов, счетчик импуль1? 31488 ответствующего канала.

Составитель Н.Горбунова

Техред Л.Олейник Корректор И.Муска

Редактор И.Сегляник

Тираж 836 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Заказ 2562/51

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проект;.ая, сов и дешифратор, причем первый и второй входы блока сравнения являются соответственно первьгм и вторым входами блока условных переходов, а выход через первый элемент задержки подключен к первому входудэлементя

И первого канала, связанного вторым входом с выходом D òðèããåðà и входом генератора прямоугольных импульсов канала адресных переходов, вход второго элемента задержки является третьим входом формирователя адресных переходов, а выход связан с пер— вым входом элемента И второго канала, подключенного вторым входом к 15 выходу D-триггера первого канала, первые выходы дешифраторов первого и второго каналов являются соответст.венно четвертым и третьим выходами формирователя адресных переходов, а 20 второй и третий выходы дешифратора второго канала являются соответстВе«но Вторым и пppвьп! Выходами фоp— мирователя адресньгх переходов, при— чем. второй выход дегпифряторя первого каняла соедине« с третьим выходом дешифраторя второго кяняля, я третий и четвертый выходы дешифряторов первого и второго каналов соответственно — с входами обнуле«ия

D-триггера и счетчика импульсов со4 ° YcTpoHcTBQ IIQ IT 1, о т л ч а ю щ е е с я тем, что блок записи содержит группу ключей и буферный регистр, информационный и управляющий входы которого являются "пответственно информационньгм и втоpblM упрявляющиь1 входами блока записи, а выход поДключен к информационному входу группы ключей, соединенной управляющим входом с первым управляющим входом блока записи.