Многопрограммное устройство управления

 

Изобретение относится к вычислительной технике и может быть исполь- .зовано в вычислительных устройствах, и системах. Цепь изобретения - повыт. шение быстродействия устройства за счет обеспечения одновременного анализа п условий . Цель изобретения достигается за счет введения в устройство п-1 блоков памяти микрокоманд и (п-1) блоков формирования адреса с соответствующими функциональными связями между ними и известными блоками устройства. 6 ил. с S NS 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

09) (И) (5ц 4 С 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 з

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3809571/24-24 (22) 05,11.84 (46) 15.05.86. Бюл. 11 18 (71) Минский радиотехнический инсти-. тут (72) А. В. Соловей и А. А. Шостак (53) 681.325(088,8) (56) Путков В. Н., Обросов И. И. и

Бекетов С. В. Электронные вычислительные устройства. Минск: Вышзйшая школа, 1981 с. 225, рис. 9. 14.

Авторское свидетельство СССР

Ф 964640, кл, G 06 F 9/22, 1981.

Авторское свидетельство СССР

Р 1151962, кл. G 06 F 9/22, 1983.

{54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть исполь.зовано в вычислительных устройствах. и.системах. Цель изобретения — повыт шение быстродействия устройства за счет обеспечения одновременного анализа и условий п Ъ 2. Цель изобретения достигается за счет введения в устройство и-1 блоков памяти микрокоманд и (n-l) блоков формирования адреса с соответствующими функциональными связями между ними и известными блоками устройства. 6 ил.

>23!501

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах и системах.

Цель изобретения — повышение бы- 5 стродействия устройства за счет обеспечения одновременного анализа и условий (n ь 2) .

На фиг, I приведена функциональная схема предлагаемого устройства; на фиг. 2 — блок формирования адреса; на фиг. 3 - блок проверки условий; на фиг. 4 - блок-схема алгоритма функционирования блока проверки условий; на фиг. 5 - пример блок-схемы алга- И ритма микропрограммы; на фиг. 6— размещение микрокоманд в блоках памяти для случая п 2.

Микропрограммное устройство управления (фиг. 1) содержит и+1 блоков 26

1, - 1„„ формирования адреса, и+1 блоков 2, — 2„„ памяти микрокоманд,. коммутатор 3, регистр 4 микрокоманд формат микрокоманды которого содержит поле 5 кода микроопераций и поле 6 кода логических условий, блок 7 проверки условий, вьиод 8 кодов микроопераций и логических условий блоков

2, — 2 „ памяти микрокоманд, адресные выходы 9< - 9 блоков 2 1- 2 „ 30 памяти микрокоманд, выход 10, выход

ll поля кода логических условий регистра 4, группу 12 входов логичес ких условий и выход 13 блока 7 проверки условий.

Блок формирования адреса (фиг. 2) содержит комбинационный сумматор !4, коммутатор 15, регистр 16, вход переноса сумматора 14 подключен к шине единичного потенциала 17 устройства. 40

Блок 7 проверки условий (фиг. 3) содержит п дешнфраторов 18<-18„, и блоков 19 -I9q элементов И, п :элементов ИЛИ 201-20 „, дешифратор 2! приоритетного кодирования и элемент 45

ИЛИ-НЕ 22.

Блок 7 проверки условий реализован для микропрограмм со схемой проверки логических условий, показанной на фиг . 4. На фиг. 4 цифра внутри опера- - @ торной вершины указывает, в каком . блоке 2 памяти микрокоманд записана данная микрокоманда, а символ

"В (4 б и) внутри условной вершины обозначает номер кода логического условия, анализируемого в текущей микрокоманде, которая записана в k-том блоке 2 памяти микрокоманд, цифры и 0 указывают соответственно выполнение и не выполнение данного логиЧЕСКОГО УСЛОВИЯ.

Работа устройства рассматривается для случая п 2 на примере микропрограммы, блок-схема алгоритма которой изображена на фиг. 5. Для этого случая устройство содержит три блока I -Iq формирования адреса и три блока 2,-2д памяти микрокоманд, а блок 7 проверки условий при этом содержит два дешифратора I8q и 18 два блока 19, и I9z элементов И (число элементов И в каждом блоке 9 определяется общим числом логических условий устройства), два элемента ИЛИ 20! и 20, шифратор 21 приоритетного кодирования, двухвходовой элемент ИЛИНЕ 22 и имеет три выхода 131-13, на которых формируются управляющие сигналы для коммутатора 3 и блоков I -l, формирования адреса. По единичному сигналу на первом выходе 13 блока .7 проверки условий коммутатор 3 производит выборку информации с выхода 8 первого блока 2! памяти микрокоманд, коммутатор первого блока I формирования адреса — с выхода сумматора, а коммутаторы второго и третьего блоков 1 и 1 формирования адреса соответственно с их первых информационных входов. По единичному сигналу на втором вьиоде 13 блока 7 проверки условий коммутатор 3 производит выборку информации с выхода 8 второго блока 2 памяти микрокоманд, комь!утатор второго блока Iz формирования адреса — с выхода сумматора, а коммутаторы первого и третьего блоков и I, формирования адреса — соответственно с их первого и второго информационных входов. По единичному сигналу на третьем выходе 1Зз блока 7 проверки условий коммутатор 3 производит выборку информации с выхода 8 третьего блока 2 памяти микрокоманд, коммутатор третьего блока 1 формирования адреса - с выхода сумматора, а коммутаторы первого и второго блоков l и Iz формирования адреса - соОтветственно с их вторых информационных входов.

На фиг. 5 и 6 через Y, — „условно обозначены коды микроопераций соответствующих микрокОманд К ° 0 5 кОды логических условий, а через А -А

В -В., и С,-С вЂ” адреса ячеек соответственно первого, второго и третьего

123!50! блоков 2; -2 памяти микрокоманд. При этом здесь предполагается, что отличие значений адресов А от А (04 ,<р< 4)ж, В„от Be„(0i r 3) ь С от С (О s ь 2) составляет единицу.

9+

Устройство работает следующим образом.

Пусть в исходном состоянии в регистре 4 микрокоманд находится код микроопераций Э„ единичный код первого !О логического условия (на фиг. 6 обозначен как 1) и нулевой код второго логического условия (на фиг. 6 обозначен как О) первой микрокоманды микропрограммы, на выходах первого блока 15 формирования адреса — значение адреса А, а на выходах остальных блоков 1 и 1д формирования адреса— нулевые значения (цепи синхронизации и выборки в первом такте работы уст- gp ройства в регистр 4 микрокоманд первой микрокоманды выполняемой микропрограммы с целью упрощения не показаны). Так как на вход первого дешифратора 18 блока 7 проверки условий поступает единичный код, то на его дополнительном выходе устанавливается сигнал логической единицы, который поступает на выход первого элемента ИЛИ 201, и так как этот выход имеет наивысший приоритет, то на первом выходе 131 блока 7 проверки условий устанавливается сигнал логической единицы, а на остальных выходах этого блока устанавливаются сигналы логического нуля. Такая ситуация на выходах !3, -13@ блока 7 проверки условий соответствует . тому, что по синхросигналу во втором такте работы устройства в регистр 4 микрокоманд запишется код микроопераций ;l,, коды ее, и ее соответственно первого и второго логических условий следующей микрокоманды, а в регистры первого, второго и третьего блоков 11 -1 формирования адреса за- 4 пишутся соответственно адреса А, В и С . Одновременно с выполнением микроопераций З, происходит чтение из блоков 2,-2 памяти следующих возможных микрокоманд по указанным выше ад- 50 ресам. Если логическое условие М, выполнится, то ка первом выходе 13, О блоКа 7 проверки условий появится сигнал логической единицы, а на остальных выходах 13 и 13 — сигналы логи- ческого нуля. Эти значения сигналов на выходах 13, -!3 блока 7 проверки условий соответствуют тому, что в третьем такте работы устройства по синхросигналу в регистре 4 микрокоманд запишется код микроопераций коды, и соответственно первого и второго логических условий, а в регистры первого, второго и третьего блоков 1, -l формирования адреса запишутся соответственно адреса А, В и С . Если же логическое условие

<, не выполнится, то на выходе первого элемента ИЛИ 20,, блока 7 проверки условий устанавливается сигнал логического нуля. Если второе логическое условие к,выполнится,то на выходе второго элемента ИЛИ 20 блока 7 проверки условий устанавливается сигнал логической единицы. Так как на первом более приоритетном входе узла

l7 приоритетного кодирования присутствует сигнал логического нуля, то на втором выходе 13 блока 7 проверки условий устанавливается сигнал логической единицы, а на остальных его выходах 13;, 13 > — сигнал логических нулей. Это значение. сигналов на выходах 13 -13 блока 7 проверки условий соответствует тому, что по сиихросигналу в третьем такте работы устройства в регистр 4 микрокоманд запишется код микроопераций ц,, код к первого логического условия и едикичный код в-орого логического условия четвертой микрокоманды, а в регистры первого, второго и третьего блоков 1„ †формирования адреса запишутся соответственно адреса А, В! и О. Если же и второе логическое условие c(не выполнится, то на выходе и второго элемента ИЛИ 20 блока 7 проверки условий установится сигнал логического нуля, Поэтому на выходах узла 11 приоритетного кодирования устанавливаются сигналы логического нуля, а на выходе элемента ИЛИ-НЕ 22 установится сигнал логической единицы. Такое значение сигналов на выходах 13, -13 блока 7 проверки условий соответствует тому, что в третьем такте работы устройства по синхросигналу в регистр 4 микрокоманд запишется код микроопераций, нулевое значение первого и второго логических условий третьей микрокоманды, а в регистры первого, второго и третьего блоков 1, -1 формирования адреса запишутся соответственно адреса 0,0 и

С !. Подобным образом устройство работает и в других тактах при выполнении остальнь.х микрокоманд. Если в ныS l 23 полняемой микрокоманде анализируется только одно логическое условие,, то оно может быть принято н микрокоманде как первым, так и вторым, при этом значение соответственно второго и первого логических условий должно быть нулевым (или единичным), или только нулевым. Примером такой микрокоманды может служить четвертая микрокоманда на фиг. 5 и б. Значения кодов первого и второго логических тт ее условий, равные соответственно и

" 0" (или " 1 " и " 1 " ) используются для принудительного чтения информации из первого блока 2 памяти микрокоманд, а значения "0 ". и " 1 " или

"0" и "0" - для принудительного чт ения информации соответственно из второго и третьего блоков 2 и 2 памяти микрокоманд .

1. Микропрограммное устройство управления, содержащее два блока памяти микрокоманд, два блока формирования адреса, коммутатор, регистр микрокоманд и блок проверки услоний, причем выход: кода микроопераций рет. гистра иикрокоманд является выходом устройства, группа выходов кодов логических условий регистра микрокоманд соединена с первой группой входов блока проверки условий, вторая группа входов которого является группой входов логических услоний устройства, информационный вход регистра микрокоманд соединен с выходом коммутатора, первый и второй информационные входы которого соединены соответственно с выходами кодов микроопераций и логических условий первого и второго блоков памяти микрокоманд, адресные входы которых соединены с выходами соответственно первого и второго блоков формирования адреса, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства за счет обеспечения одновременного анализа и условий и > 2,. оно содержит дополнительно п-1 блоков памяти микрокоманд и и-1 блоков формирования адреса, причем выходы с третьего по (n+1)-й блоков формирования адреса соединены с адресными входами соответствующих с третьего по

Формула изобретения! 50! б (и+ 1)-ro блоков памяти микрокоманд, выходы кодов микроопераций и логических условий которых соединены с соотнетствующими с третьего по (и+1)-й

5 информационными входами коммутатора, i-й (1 i а n) адресный выход k-го (! k и + 1) блока памяти микрокоманд соединен с k-м информационным нходом (i+1)-ro блока формирования !

О адреса (для всех значений i Ъ k) и с (k-!)-м информационным входом i-го блока формирования адреса (для всех значений 1 < k) выходы блока проверки условий соединены соответственно

15 с входами управления формированием адресов блоков формирования адреса и коммутатора, причем каждый из блоков формиронания адреса содержит регистр, коммутатор и комбинационный

2О сумматор, причем выход регистра соединен с информационным входом сумматора и является выходом блока, информационный вход регистра соединен с выходом коммутатора управляющий вход которого является входом управления формированием адресов блока, j-ый (1 j < и+1) информационный вход коммутатора К-го блока формиронания адреса соединен с

j-ым информационным входом блока (для

ЗО всех значений j < k) с выходом сумматора (цля значения j-k) и с (j-1)-м информационным входом блока (для всех значений j > k) вход переноса сумматора подключен к шине единичного поЗ5 тенциала, устройства, причем блок пропроверки условий содержит и дешифраторон, и блоков элементов И, и элементов

ИЛИ, шифратор приоритетного кодирования и элемент ИЛИ-НЕ, причем первые

40 входы элементов H i-ro блока элементов И соединены с соответствующими входами группы входов логических условий устройства, а вторые входы соединены с соответствующими выходами

45 i-ro дешифратора, входы которого ян " ляются первой группой входон блока проверки условий, выходы элементов И

i-ro блока элементов И и дополнительный выход i-го дешифратора соединены с входами т.-го элемента ИЛИ, выход которого соединен с соответствующим входом элемента ИЛИ-НЕ и шифратора приоритетного кодирования, выходы которого вместе с выходом элемента ИЛИНЕ являются выходами блока проверки условий, ! 23150l

epee. f

1231501

1231501

Пайи 4пвф еюмят» длюро» Элок гюлям llew" Глюк лаюаввм вел»вчамУ юн юмоеамУ гюк юмнанР

Фиг.6

Составитель В. Криворучко

Редактор И. Сегменик Техред И,Гайдош Корректор М. Максимишинец

Заказ 2652/52

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4