Устройство для контроля цифровых узлов

 

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах при диагностике цифровых узлов, имеющих в своем соста-, не цифровые блоки. Цель изобретения - увеличение глубины контроля. Поставленная цель достигается за счет введения блока коммутации, группы мультипликаторов, мультиплексеров. шифратора, дешифратора, блока управления . В основу работы положен принцип сигнатурного анализа. Входные воздействия для контролируемого цифрового узла формируются при помощи генератора псевдослучайных кодов, а выходные последовательности сигналов преобразуются в сигнатуру. Процесс контроля состоит в сравнении сигнатур, снятых для эталонного блока оператором. Устройство позволяет оценить работу контролируемого цифрового узла в целом, а также любых по выбору оператора цифровых блоков (микросхем), входящих в узел. Сигнатуры, взятые с выводов микросхем , используются при поиске места неисправностей. Процесс контроля проводится в два этапа. На первом снижается сигнатура д.пя всего узла. В случае неисправности происходит локализация неисправностей. 12 ил. а о СО

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5I) 4 G 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР пО делАм изОБРетений и ОтнРытий

Н АВТОРСНОЮУ СВИДЕТЕЛЬСТВУ (2)) 3824398/24-24 (22) 07.12.84 (46) 15.05.86. Бюл. Ф 18 (72) В.В. Богданов, В.С. Лупиков, Б.С. Маслеников и С.С. Спиваков (53) 681.3 (O88.8) (56) Авторское свидетельство СССР

Ф 890398, кл. G 06 F !1/16, 1981.

Авторское свидетельство СССР

У 1124312 кл. G 06 F 11/16 1983. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФP0BbIX УЗЛОВ (57) Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах при диагностике цифровых узлов, имеющих в своем соста-, ве цифровые блоки. Цель изобретения— увеличение глуби,ы контроля. Поставленная цель достигается за счет введения блока коммутации, группы мультипликаторов, мультиплексеров, „;SU 1231506 А 1 шифратора, дешифратора, блока управления, В основу работы положен принцип сигнатурного анализа. Входные воздействия для контролируемого циф» рового узла формируются при помощи генератора псевдослучайных кодов, а выходные последовательности сигналов преобразуются в сигнатуру. Процесс контроля состоит в сравнении сигнатур, снятых для эталонного блока оператором. Устройство позволяет оценить работу контролируемого цифрового узла в целом, а также любых по выбору оператора цифровых блоков (микросхем), входящих в узел.

Сигнатуры, взятые с выводов микро» схем, используются при поиске места неисправностей ° Процесс контроля проводится в два этапа, На первом снижается сигнатура для всего узла.

В случае неисправности происходит локализация неисправностей. 12 ил.

1231506

Изобретение относится к вычислительной технике, в частности к аппаратуре контроля цифровых узлов вы" числительных машин и средств цифровой автоматики.

Цель изобретения - увеличение глубины контроля за счет обеспечения контроля цифровых блоков, входящих в состав контролируемого цифрового уэла.

На фиг. 1 приведена структурная схема устройства для контроля цифровых узлов; на фиг, 2 - пример технической реализации блока задания режима контроля; на фиг. 3 — то же, блока коммутации; на фиг. 4 - то же, генератора псевдослучайных кодов; на фиг. 5 -.то же, сигнатурного анализаторами,на фиг. 6 - то же, блока сравнения; на фиг. 7 - то же, блока памятия на фиг. 8 - то же, блока приоритетов, на фиг. 9 - то же, блока регистрации; на фиг. 10 - то же, блока управления; на фиг. 11 пример контролируемого цифрового узла и таблица подключения его выходов, входов и контрольных точек к устройству; на фиг. 12 - йрограмма контроля и локализации неисправностей в цифровом узле, схема которого представлена на фиг. 11.

Устройство для контроля цифровых узлов 1 фиг. 1} содержит блок 1 задания режима контроля, блок 2 коммутации, группу мультиплексоров

3-1, 3-2,...,3-п, генератор псевдослучайных кодов ПСК 4, сигнатуриый анализатор 5, мультиплексор 6, шифратор 7, блок 8 сравнения, элемент HJIH-ÍÅ 9, блок 10 памяти, дешифратор 11, группу элементов И

12-1, 12-2,...12-п, блок 13 регистрации, группу триггеров 14-1, 14-2,...,14-tl, блок 15 управления, вход 16 начальной установки устройства (и - число входов и выходов контролируемого цифрового узла 17).

Блок 1 задания режима контроля содержит р переключателей 18-1, 18-2,...,18- р (p — - число режимов работы устройства), блок 19 памяти и буферный регистр 20 (фиг. 2).

Блок 2 коммутации содержит переключателей 21-1, 21-2,...,21- и (фиг. 3).

Генератор ПСК 4 содержит сумма"тор 22по модулюдва и у -разрядный регистр 23 сдвига (фиг. 4).

Сигнатурный анализатор 5 содержит е -разрядный регистр 24 сдвига и сумматор 25 по модулю два

f фиг. 5), где и - произвольное чисБлок 8 сравнения содержит элемент

ИЛИ-НЕ 26 и m сумматоров 27-1, 27-2, 27-m по модулю два (фиг.6) .

Блок 10 памяти содержит эпемент

28 зацержки, элемент И 29, счетчик

1о 30, сумматор Çl ПЗУ 32 и регистр 33 (фиг. 71

Дешифратор 11.содержит и -1 элементов И 34" 1, 34-2,..., 34-И-1) и n--» элементов НЕ 35-1, 35-2,...,35-(Я-1) (фиг. 8) .

Блок 13 регистрации содержит группу из h триггеров 36-1,36-2,..., 36-и группу из и элементов индикации 37-1, 37-2. ..37-п, группу из элементов индикации 38-1, 38-2, 38-g первый 39 и второй 40 элементы индикации, первый 41 и второй 42 триггеры (фиг.9, (— длина сигнатуры).

Элемент индикации блока 13 регист25 рации содержит элемент И-НЕ 43, светодиод 44 и резистор 45 (фиг. 9).

Блок 15 управления содержит счетчики 46 и 47, триггеры 48-51, элементы ИЛИ 52-54, элементы И 55-61, генератор 62 тактовых импульсов, элементы НЕ 63-66, регистр 67 сдвига, дешифратор 68, элементы -HE

69-72, шину 73 задания числа начальных установок контролируемого цифрового узла, шину 74 задания числа контрольных тактов, вход 75 запуска (фиг. 10), Отдельные узлы и элементы устройства могут быть реализованы на микросхемах 133 и К556 серий. Б частности, триггеры 14-1, 14-2,...,14-п, 36-1, 36-2,...,36- смогут быть выполнены на микросхемах 133ТБ1, триггеры 49 и 50 — на микросхемах 133ТМ2 триг- . геры 41,42, 48 и 51 - на элементах

И-НЕ 133ЛАЗ,„ 133ЛА4, регистр 20на микросхемах 133ИЕ7, регистры 23 и 24 сдвига - на П - триггерах

133ТМ2, счетчик 30 - на микросхемах 13.3ИЕ7, сумматор 31 - на микросхемах 133ИМЗ, регистр 33 " на микросхемах 133ИР1, вычитающие счетчики

46 и 47 - на микросхемах 133ИЕ7, регистр 67 сдвига - на микросхеме

133ИР1„ ЕЗУ 19 и 32 - на микросхемах К556РТ4. Реализация остальных элементов и узлов устройства на микросхемах 133 серии не вызывает з 1231 затруднений. В качестве переключателей 18-1, 18-2,...,18-Р, 21-1, 21-2,...,21- И могут быть использованы переключатели типа П2К.

Устройство работает следующим 5 образом.

Работа устройства осуществляется по программе, хранящейся в блоке

10 памяти. Для каждого типа цифрового узла в блоке 10 памяти записана программа контроля и локализации неисправностей, которая представляет собой последовательность инструкций.

Каждая инструкция занимает одну ячейку памяти. 15

Устройство может выполнять четыре типа инструкций: KO — контроль с условным переходом при совпадении снятой сигнатуры с эталоном; Kl контроль с регистрацией результатов;

К2 - контроль с регистрацией результатов и остановом; КЗ вЂ” контроль с условным остановом при совпадении снятой сигнатуры с эталоном.

Все инструкции имеют следующий формат: в разрядах А,- А,„ содержится эталонная сигнатура; в разрядах

В<-В - адрес группы контролируемых сигналов; в разрядах С, -С - маска, зо определяющая сигналы иэ выбранной группы, участвующие в формировании сигнатуры, в разрядах D, код операции (тип выполняемой инструкции}, в Разрядах: Е,-Е адрес перехода (только для инструкции KO) . 3, =D2=0 задает выполнение инструкции KO; D, =1,Ы =0 - инструкции Kl 3, -О, Q — 1 — инструкции К2, О» 3 — 1 инструкции КЗ ° Инструкция 4о

KO позволяет осуществлять контроль сигналов с входов, выходов и контрольных точек цифрового узла. Номен-. клатура контролируемых сигналов задается адресом группы В,-В и маской С,-С„. В процессе контроля на входы цифрового узла подаются тестовые воздействия, в качестве которых используются псевдослучайные коды, а реакции с контролируемых то- 50

Ф чек преобразуются в ключевой кодсигнатуру. По окончании тестовой последовательности получения сигнатура сравнивается с эталонной сигнатурой, содержащейся в разрядах,А,-А 55 инструкции. При совпадении снятой сигнатуры с эталоном (т.е. при пра- вильном формировании контролируемых

5Oá 4 сигналов) осуществляется переход к инструкции программы, записанной в блоке 10 памяти по адресу, равному сумме начального адреса программы и адреса перехода, хранящегося в разрядах Е, -Е инструкции. При совпадении снятой сигнатуры с эталоном выполняется таким образом условный переход. При несовпадении полученной сигнатуры с эталоном осуществляется переход к инструкции, записанной в следующей по порядку ячейке памяти. Инструкция.KI позволяет контролировать выбранные сигналы цифрового узла и регистрировать результаты контроля. В процессе контроля производится формирование сигнатуры из сигналов, выбранных разрядами В -В, С,-С инструкции. По окончании тестовой последовательности снятая сигнатура сравнивается с эталонной сигнатурой (разряды A, — À „ инструкции). При несовпадении снятой сигнатуры с эталоном в блоке 13 регистрируются номера неправильно формируемых сигналов цифрового ysла. Затем ocvi-(BcTBJIRpTcH переход к инструкции программа, записанной в следующей ячейке памяти. Инструкция

К2 выполняется аналогично инструкции

Kl за исключением ТОГО, чтО.ПО Окончании ее выполнения происходит оста нов в работе устройства. Инструкция

КЗ позволяет контролировать сигналы цифрового узла, выбранные разрядами В -В С вЂ” С инструкции. В слуу» в чае правильного формирования этих сигналов,т,е. при совпадении снятой сигнатуры с эталонной сигнатурой (разряды А,-Ащ инструкции), происходит останов в работе устройства.В противном случае осуществляется переход к следующей по порядку инструк» ции программы.

Рассмотрим работу .устройства при выполнении им отдельных инструкций программы.

Перед началом работы в блоке 1 задания режима производится установка переключателей 18-1, 18-2,..., 18- Р, с помощью которых задается двоичный код типа контролируемого цифрового узла 17. Этот код поступает на адресные входы ПЗУ 19, на выходах которого считывается начальный адрес программы контроля и локализации неисправностей для выбранного типа контролируемого узла. В

1231506 блоке . 2 коммутации устанавливаются переключатели 21-1, 21-2,,..., 21- и в соответствии с назначением выводов контролируемого узла (вход или выход). В исходном состоянии все переключатели 21-1,, 21-2...,, 21- выключены 1на фиг. 3 переключатели 21-1, 21-2,...,21- И показаны в выключенном состоянии). При 1Î установке включаются те переключате ли, которые соответствуют входам: контролируемого узла. При этом соответствующие выходы генератора ПСК 4 подключаются к входам цифрового уз- 15 ла 17. После установки переключателей в блоке 1 задания режима контроля и блоке 2 коммутации на вход 16 начальной установки устройства подается отрицательный импульс (логи- 20 ческий "0"), который в блоке 1 задания режима контроля переписывает с выходов ПЗУ 19 в регистр 20 началь-. ный адрес программы контроля и локализации неисправностей цифрового

25 узла,17. В генераторе ПСК 4 сигнал начальной установки пос.тупает на установочный вход регистра 23 сдвига и приводит его в исходную кодовую комбинацию. В сигнатурном анализ, — M торе 5 сигнал начальной установки подается на установочный вход регистра 24 сдвига и обнуляет его ° В блоке 10 памяти сигнал начальной установки поступает на вход установки в ЗЗ нулевое состояние счетчика 30 и обнуляет его . Сумматор 31 осуществляет сложение кодов с выходов счетчика 30 и блока 1 задания режима.

На его выходах формируется началь- <0 ный адрес программы контроля и лока,лизации неисправностей цифрового узла 17, поступающий на адресные входы ПЗУ 32. На выходы ПЗУ 32 счи" тывается первая инструкция программы, которая подается на информационные входы регистра 33. Сигнал начальной установки в блоке 10 памяти проходит также через элемент 28 задержки и элемент И 29 на счетный вход счетчика 30 и вход записи ре.-. гистра 33. По переднему фронту задержанного импульса начальной установки происходит запись первой инструкции программы в регистр 33. Па заднему фронту задержанного импульса начальной установки осуществляется увеличение на единицу содержимого счетчика 30. При этом на выходах сумматора 31 формируется адрес следующей инструкции программы. В блоке

13 регистрации сигнал начальной установки поступает на входы установки в нулевое состояние триггеров 36-1, 36-2,...,, 36-и, 41,42 и обнуляет их.

Сигнал логического "0" с выхода триггера 42, поступая на входы элементов И 43,, элементов индикации 37-1, 37-2,...,,37-h 38-1, 38-2,..., 38-у, 39, 40, запрещает вывод на них информации. Светодиоды 44 во всех элементах индикации не светятся. В блоке

15 управления сигнал начальной установки (логический "0 > поступает на входы установки в нулевое состоя нии триггеров 49 и 51, обнуляя их, и на вход элемента И 57. Сигнал логического "0" с выхода элемента И

57 подается на входы записи вычитающих счетчиков 46, 47 и вход установки в нулевое состояние триггера 48.

При этом триггер 48 обнуляется, а в вычитающие счетчики 46, 47 с информационных входов 73, 74 записы ваются двоичные Kopbt 8 5 . Код

N определяет число псевдослучайных кодов генератора ПСК 4, необходимых для приведения контролируемого цифрового узла. 17 в исходное состояние.

Код N... задает число кодов генератора ПСК 4, используемых для снятия сигнатуры контролируемых сигналов узла 17. Сигнал логического "0" с выхода триггера 51 поступает на. вход установки в нулевое состояние триггера 50, обнуляя его и принудительно удерживая в нулевом состоянии. Сигнал логического "О" с выхода триггера 50 запрещает прохождение тактовых импульсов с выхода задающего генератора 62 через элемент И 58.

Сигнал логической "1" с инверсного вьяода триггера 49 поступает на вход управления регистра 67 сдвига и задает режим записи в него параллель:ного кода„ Тактовые импульсы от задающего генератора 62 подаются на вход синхронизации (С) регистра 67 сдвига. По заднему фронту этого тактового импульса в регистр 67 сдвига заносится код 1000. По сигналу на-. чальной установки обнуляются также триггеры 14-1 14-2,...,14-П.

Начало работы устройства задает ся импульсом на выходе ?5 запуска, 1231506 который устанавливает в единичное состояние триггер 51. Сигнал логической "1" с выхода триггера 51 подается на вход установки в нулевое состояние и информационный вход триггера 50. По переднему фронту тактового импульса от генератора 62 тактовых импульсов, поступающему на вход синхронизации триггера 50, триггер !0

50 переводится в единичное состояние.

Сигнал логической "1" с выхода триггера 50 разрешает прохождение тактовых импульсов от генератора 62 такто-; вых импульсов через элемент И 58, !5

Сигнал логической "1" с прямого выхода триггера 48 разрешает прохождение тактовых импульсов от элемента

И 58 через элементы И 55, ИЛИ 52 на вход синхронизации регистра 23 сдви- 20 га генератора ПСК 4. При этом генератор ПСК 4 формирует псевдослучайные коды, которые через блок 2 коммута ции поступают на входы цифрового узла 17 и производят установку циф- 25 ровых блоков контролируемого узла в исходное состаяние,чта необходимо для получения однозначных результатов контроля. Каждый тактовый импульс с выхода эле— мента И 55 приходит также на сче-ный вход30 счетчика 46 и уменьшает его содержимое на единицу. После того, как генератор ПСК 4 сформирует !< кодов, счетчик 46 обнулится и на ега выходе заема выставится сигнал логичес- 35 кого "0", который установит триггер

48 в единичное состояние. Сигнал логического "0" с прямого выхода триггера 48 запрещает прохождение тактовых импульсов через элемент И 55, а сигнал логической 1" с инверсного выхода триггера 48 разрешает прахождение тактовых импульсов через элемент И 59 на входы синхронизации триггеров 14-1,14-2, ° ..,14-п.В исходном 45 состоянии триггеры 14-1,14-2,...14-п обнулены. Сигналы логической "1" с инверсных выходов. этих триггеров поступают на первые входы элементов И

12-1, 12-2,...,12-п, на вторые вхо- 50 ды которых подается маска из разрядов С -С„ регистра 33 блока 10 памяти, Каждый разряд С;(1 =1,2,...,п) маски определяет, участвует (С„= I ) или не участвует (С, =0.< в формировании сигнатуры -й сигнал из группы контролируемых сигналов узла 17, подключенных с помощью мультиплексоров

3-1, 3-2,...,3- п к информационным входам мультиплексора 6. С помощью мультиплексоров группы 3 под воздействием адреса группы, поступающего из разрядов В< -В регистра 33 блока 10 памяти, к информационным входам мультиплексора 6 могут быть подключены сигналы с входов-выходов цифрового узла 17 или сигналы с его контрольных точек. Пусть контролю подвергаются первый и второй сигналы из выбранной группы, т.е. в выполняемой инструкции содержится маска С! С =1, С =С,!=...=С < 0.

Тогда на выходах элементов И 12-3, 12-4,...,!2- h в течение выполнения инструкции удерживается сигнал логического "0". Сигналы логической

"1" с выходов элементов И 12-1, 12-2 поступают на соответствующие входы дешифратора ll, Дешифратор 11 иэ этих сигналов выбирает один (от элемента И 12-1), имеющий максимальный приоритет, и формирует на первом своем выходе сигнал логической "I". На остальных выходах дешифратора 11 устанавливается сигнал логического "0". Сигнал логической "1" с первого выхода дешифратора 11 вызывает появление на выходах шифратора 7 кода, который, поступая на адресные входы мультиплексора 6, обеспечивает подключение через него к входу сумматора

25 по модулю два сигнатурного анализатора 5 первого сигнала из выбранной мультиплексорами 3-1, 3-2,...3- группы сигналов цифрового узла 17.

На выходе элемента ИЛИ-НЕ 9 формируется сигнал логического "0, который, поступая на первый вход бло ка 15 управления, разрешает прохождение тактового импульса ат элемента

И 59 через элемент И 60 на вход синхронизации регистра 24 сдвига сигнатурного анализатора 5. По переднему фронту этога тактового ив пульса осуществляется запись Первого сигнала из выбранной группы в сигнатурный анализатор 5.Ilo заднему фронту этого импульса, поступающего с выхо" да элемента И 59 на входы синхронизации триггеров 14-1, 14-2,...,14-tt, триггер 14-1 устанавливается в единичное состояние, поскольку на его единичный (.<) вход поступает сигнал логической "1" с первого выхода

12 31 106!

О блока 1 приоритетов, а на нуле3зай (К1 вход — сигнал логического "03 с выхода:элемента ИЛИ--НЕ 9. 0стальньее триггеры грутпты 14 абнулень3 и сlsoe-: га состояния не изменяют, поскольку на их единичных и нулc Bblx Входах

)Е3 тавых импульсОВ с Выходя элементя

И 60 на I3xop синхронизации cHI"HBI Tvp

К3 ного анализатора 5 H разрешает прохождение тактового импульса через элемент и 56 на с=еетный вхац счетчика 47 и через элементы И 56, ИЛИ 52 на вход синхронизации генератора ПСК

4. На выходах генератора ПСК 4 про=" исходит смена псевдослучайного каца, а содержимое счетчика 47 уменьшает-:

3ся на единицу. ЭТОT Kc. тактовый им- присутствуют сигналы логического

"0", После того, как .триггер 14."1 установится в единичное состояние, ня ега инверсном выходе сформирует- ся сигнал логического "0", который вьнзавет появление на выходе элемен-= та И 12-1 сигнала логического "0".

Теперь на. Входы дешифратаря 11 посту= пает один сигнал логической "1" с выхода элемента И 12--2, Дешифратор

11 формирует на втором своем Выходе сигнал логической 1" " на остальных Выходах дешифратара 11 выстав-" ляется сигнал логического "0 ).

На выходах шифратора 7 появляется новый кад, абесееечивающий подключе-ние езторого KQEITpoëÿpóeìoão сигнала через мультиплексор 6 к инфармяцион:" ному входу сигнатурнага анализатора

5: По переднему фронту следующе..-о тактового импульса ня Входе синхро- еизяции сигнатурнаго анализатора

5 асущестВляется запись В неГО ВтарО=го контролируемого сигпала, Q .п,о Зб заднему фронтg этОГО ТBKTQBQГО им пульса, поступающего;; входы син=хронизациее триггеров группье 14, третг::=

-;ep !4-2 устанавливается В единеечнае состояние. Па окончании регистрации ..3.; нервого и второго контролируеееых сиГнзяОВ В сиГнятупнам янялизятОре

5 триггеры 14-1, !4 -2 оказываются устянавленньеми в едиееичееое состояеее3е„ на ВыхОдах элементОВ И 12-1 3-2 4е3

1 Ъ 1

Ь;-2,..., 1 - е3 и на выходах блока

11 приоритетов формируются сигналы логического 0". Б результате на выходе элемента ИЛИ=НЕ 9 появляется сигнал логическаи 3!, который., пос- 4 тупая на первый вход блока 15 управления, запрещает прохождение так= пульс, поступая с выхода элемента

)9 на вхацы синхронизации тригreров группы 14, сбрасывает триггеры

l4-.1, !4-2 в нулевое состояние, поскольку ня единичных входах этих триггеров присутствует сигнал логическа:."а 330, а на нулевые входы падается сигнал логической "1" с выхода элеме:нта ИЛИ-НЕ 9. После сброса триггеров 14-1> 14-2 в нулевое состояние ня выходах элементов И 12-1I, 12-2 и на первом выходе дешифратора

1.1 появляются сигналы логической "1".

Ня вьгходе элемента ИЛИ-НЕ 9 формируется сигнал логического "0", который запрещает прохождение тактовых импульсов жрез элемент И 56 на счетныч вход выччтающего счетчика 47 и через элемента И 56, ИЛИ 52 на вход синхронизации генератора ПСК 4 и раз.->е3яает прохождение тактовых импульсов через элемент И 60 на вход синхранизации сигнатурного апализятора

5,, Далее повторяется описанный процесс последовательной регистрации е3ьебранньг сигналов цифрового узла

17 В сигнатурном анализаторе 5. Таким образом„после каждой смены кода . .;.. ВМЕходах генератора ПСК 4 происходит запись реакции цифрового узла

17 с Выбранных точек в сигнатурный аееалеезатэр 5. Это продолжается до

" ex IIор пока не произойдет обнуле=

Вие :-еетчиеея 7 (т„е. пока генерата-з ПЕСК 4 не сформирует 1!3 кодов в процессе снятия сигнятурье). Рри этом на нулевом выходе счетчика 7 фории33ócòcEI сигнал логическога "0" у -.Янавливающий в единичное состояние :.-риггер 49„ Сигнал логического

"0 с инверсного выхода триггера 49

Запрещает прохождение тактовых импу;-ьсов через элемент И 58 и устанавз. .Изае е режим сдВиГя ня управляющpN .--:".Соде регистра 67 сдвига, Тактовые е":ь33тулЕзсье, поступающие от генера, ора .! .—. та3<та BblE импульсов ня Вход cpBHI ÿ ре:-истра 6,,, осуществляет в нем прод-:-,:-3=еее3-ееее ., з апис анной в первом

33; 33 разряде регистра (на последовательеее=ей и:.е-формационный е3 -вхоц регистра

67 подается сигнал логического 3 0 31.

Дяпе:: —: работ".. стройства зависит ат кадя операции Выполняемой инструкции, Кад операции Поступает из разрядов

:!, У„реги3 тра ЗЭ блока 10 памяти на ВЕ.-,адье Дешифратора 68. Если выпол3еяется инструкция КО та сигнал ло1231506

50

55 гической 1" с нулевого выхода дешифратора 68 разрешает прохождение импульса с второго выхода регистра

67 сдвига через элемент И-НЕ 69 на вход записи счетчика 30 блока 10 памяти, если на выходе блока 8 сравне(! !! ния установлен сигнал логической 1

Блок 8 сравнения осуществляет ср авнение сигнатуры, полученной .в процес се контроля си гнатурным анализатором 5, с эталонной сигнатурой, по ступающей из разрядов À r -A z регистра 33 блока 1 0 памяти . При совпадении сигнатур на выходе элемента

ИЛИ-НЕ 26 блока 8 сравнения формирует ся сигнал логической " 1 " . В противном случае на выходе блока

8 сравнения формируется сигнал логиче ско го "0" . При совпадении снятой сигнатуры с эталоном в блоке ! 0 памяти осущест вляется запись в счетчик 30 адре са условного пер ехода иэ разрядов Е, -Е регистра 33 .

Адрес следующей инструкции, которую будет выполнять устройство при совпадении снятой сигнатуры с э талоном, формируется сумматором 3 l и равен сумме начального адреса про граммы контроля и локализ ации неисправностей цифрового узла 1 7 и адреса перехода . Если снятая си гнатура не совпадает с эталоном, то в счетчик 30 адре с перехода не записывается и следукнцей выполняется инструкция, хранящаяся в сосед, ней ячейке памяти, Импульс с третьего выхода регистра 6 7 сдвига проходит через элемент И-НЕ 72 на вход элемента И 29 блока 1 0 памяти . С выхода элемента И 2 9 отрицательный импульс поступает на счетный вход счетчика 30 и вход записи регистра

33 . По переднему фронту этого импульса в ре гистр 33 записывается следующая инструкция программы, а по заднему фронту импульса содержимое счетчика 30 увеличивается иа единицу. Импульс с четвертого выхода регистра 67 сдвига проходит через элемент НЕ 64 и элемент И 57 на вход установки в нулевое состояние триггера 48 и входы записи вычитающих счетчиков 46, 47, Триггер 48 обнуляется, а в счетчики 46, 47 с информационных входов 73,74 записываются коды !1,,!!! . Кроме этого, импульс с выхода элемента НЕ 64 по5 !

О !

35 дается на вход синхронизации триггера 49 и по заднему фронту устанавливает его в нулевое состояние, поскольку на информационном входе этого триггера присутствует сигнал логического "0!!. Сигнал логической "1!! с инверсного выхода триггера 49 вновь разрешает прохождение тактовых импульсов от задающего генератора 62 через элемент И 58, а в регистр сдвига 67 разрешается запись исходной кодовой комбинации 1000. На этом процесс выполнения инструкции КО завершается и начинается выполнение следуюшей инструкции программы. При выполнении инструкции К! процессы установки цифрового узла 17 в исходное состояние и снятие сигнатуры с контролируемых сигналов осуществляются аналогично описанному. По окончанию этих процессов регистр 67 сдвига формирует стробируккцие импульсы.

При выполнении инструкции Kl на первом выходе дешифратора 68 появляет"». ся сигнал логической "1", который вызывает формирование сигнала логической 1 на выходе элемента ИЛИ

53. Сигнал логической "1" с выхода элемента ИЛИ 53 разрешает прохождение импульса с второго выхода регистра 67 сдвига элемент И-НЕ 70 на вход установки в единичное состояние триггера 41 и на входы синхронизации триггеров 36-1, 36-2,...,36- блока !3 регистрации при условии, что на выходе блока 8 сравнения устанавливается сигнал логического "0!r, т.е если полученная анализатором

5 сигнатура не совпадает с эталоном. При несовпадении полученной сигнатуры с эталоном в блоке 13 регистрации триггер 41 переводится в единичное состояние, запоминая каличие неправильного функционирования контролируемого узла 17, а в триггеры 36-1 36-2,...,36- и записываются разряды маски инструкции, установлен ные в 1, тем самьм фиксируются неправильно формируемые сигналы из выбранной для контроля группы. Импульс с третьего выхода регистра 67 ! проходит через элемент И-НЕ 72 на вход элемента И 29 блока 10 памяти и вызывает считывание из ПЗУ 32 в регистр 33 следующей инструкции программы, а также увеличение на единицу содержимого счетчика 30. Импульс

1231506

ra производит запись кодов И,, и в счетчики 46, 47 и обнуляет триггеры 48,49, На этом кончается выполнение инструкции Kl, Инструкция К2 выполняется аналогично инструкции !

Kl. Инструкция К2 выполняется аналогично инструкции Kl. Отличие состоит в том, что логическая l на и и втором выходе дешифратора 68 вызывает,появление на выходе элемента

ИЛИ 54 сигнала логической "1", который разрешает прохождение импульса с третьего выхода регистра 67 сдвига через элемент H-НЕ 71 на вход установки в нулевое состояние триггера 51 и вход установки в единичное состояние триггера 42 блока 13 регистрации. Сигнал логической "!" на выходе элемента ИЛИ 54 вызывает также появление на выходе элемента

HE 65 логического "0", который запрещает прохождение импульса с третьего выхода регистра 67 через элемент И-НЕ 72, тем,самым запрещается запись следующей инструкции

: 30

55 в регистр 33 и модификация счетчика

30 в блоке 10 памяти.По импульсу с третьего выхода регистра 67 триггер 51 обнуляется, сигнал логического "0" с его выхода устанавливает в нулевое состояние триггер 50. Сигнал логического "0" с выхода триггера 50 запрещает прохождение тактовых импульсов от задающего генератора 62 через элемент И 58. Триггер

42 в блоке 13 регистрации устанавливается в единичное состояние, и сигнал логической If1" с его выхода разрешает вывод информации на элементы индикации 37-1, 37-2,...,37-и, 38-!, 38-2,...,38-), 39,40. Элементы индикации 39, 40 служат для вывода сообщений о работоспособности или неработоспособности проверяемого цифрового узла 17. Если триггер

4l в процессе выполнения программы был установлен в единичное состояние, т.е. имело место неправильное функционирбвание цифрового узла 17, то будет светиться элемент 39 индикации, свидетельствуя о неработоспособности цифрового узла 17. В противном случае будет светиться элемент 40 индикации, свидетельствуя о работоспособности контроли-. руемого узла. На элементы индикации с четвертого выхода регистра 67 сдви38-1, 38-2,... 38- 9 выводится адрес выбранной группы контролируемых сигналов из разрядов В,-В> инструкции

К2, а на элементы индикации 37-1, 37-2,...,37- 11 - номера неверно формируемых в группе сигналов, зафиксированные в триггерах 36-1, 36-2,...36-п. После выполнения инструкции К2 происходит останов в работе устройства, поскольку триг- . гер 50 блокирует прохождение тактовых импульсов через элемент И 58.

При выполнении инструкции KÇ процессы установки цифрового узла 17 в исходное состояние и снятия сигнатуры контролируемых сигналов выполняются также, как и в инструкциях

КО, Kl К2, После завершения операций контроля регистр 67 сдвига формирует последовательность импульсов. Импульс с третьего выхода регистра 67 проходит через элемент

И-НЕ 71, если полученная анализатором 5 сигнатура совпадает с эталоном, или через элемент И-НЕ 72 в противном случае, В первом случае, если снятая сигнатура совпадает с эталоном, в блоке 13 регистрации устанавливается в единичное состояние триггер 42 и разрешается вывод информации на элементы индикации, а также происходит останов программа вследствие сброса в нулевое состоя-. ние триггеров 50,51. Во втором случае, если снятая сигна ура не совпадает с эталоном, в блоке 10 памяти в регистр 33 из ПЗУ 32 считывается следующая инструкция программы и происходит модификация счетчика 30.

Импульс с четвертого выхода регистра

67 записывает в счетчики 46,47 коды !

1,, я и сбрасывает в нулевое состояние триггеры 48 49, 1

Рассмотрим процесс контроля и локализации неисправностей в цифровом узле, схема которого приведена на фиг, 11. Цифровой узел состоит иэ логических элементов Р1-Я 8, образующих цифровые блоки, каждый из которых может предстаВлять иэ себя произвольную комбинационную или . последовательностную схему. Цифроврй узел имеет входы Хl-ХЗ, выходы

И-УЗ и контрольные точки 2!-Z18.

Конструктивно цифровой узел может иметь два разъема, на первый из которых выведены входные Х1-ХЗ и выходные

16

123!506

25.Yl-УЗ сигналы,. а на второй — сигналы с контрольных точек Zl-7!8. В этом случае первый разъем в рабочем режиме служит для подключения узла к аппаратуре, в состав которси он входит, а второй разъем или не используется, или подключен к средствам встроенного контроля. В режиме контроля оба разъема используются для подключения к устройству контроля и локализации неисправностей входов X I-X3, выходов Y 1-УЗ и контрольных точек Е1-71 8. В таблице на фиг. 11 приведено возможное распределение сигналов Х!-МЗ, Vl-УЗ, Zl-ll8 контролируемого узла по группам и разрядам маски инструкции программы при подключении узла к устройству. Конструкция узла должна также обеспечивать разрыв обратных связей между логическими элементами, например, с помощью перемычек, цереключателей и т,д, Перед контролем и лоКализацией иеисцравностей эти обратные связи разрываются (внутри логических элементов F1- Г18 обратные связи могут иметь место) . Контроль и локализация неисправностей рассматриваемого узла осуществляется по прог30 рамме, приведенной на фиг. !2. Пер-. вая инструкция программы К3 осуществляет контроль правильности формирования выходных сигналов Yl-УЗ узла, т.е. реализует проверку работоспособности всего узла в целом. Если сигнатура, снятая с совокупности выходов Yl-УЗ узла, совпадает по окончанию контроля с эталонной сигнатурой 5,, то происходит останов в работе устройства, а в блоке регистрации 13 будет светиться элемент 40 индикации, сообщая оператору об исправности контролируемого узла. В противном случае устройство переходит к выполнению инструкции, записанной по адресу 00001. С этогв момента начинается процесс локализации неисправностей. Все контрольные точки цифрового узла разбиваются на группы с присвоенным им рангом. Контрольной точкой первого ранга считают выход логического элемента, все входы которого соединены с входами узла. Контрольной точкой второго ранга считают выход логического элемента, входы которого соединены с контрольными точками первого ранга, некоторые входы этого элемента могут ° быть подключены к входам узла. Контрольной точкой третьего ранга считают выход логического элемента, входы которого соединены с контрольными точками второго ранга, некоторые входы этого элемента могут быть подключены к входам узла и контрольным точкам первого ранга и т.д. У рассматриваемого узла контрольные точки распределяются по рангам следующим .образом. Е 1-Z3 — контрольные точки первого ранга; Е4-Е6 — контрольные точки второго ранга; Z7-712 — контрольные точки третьего ранга; 213- !6контрольные точки четвертого ранга;

717, Z 18 — контрольные точки пятого ранга. Инструкция КО, записанная по адресу 00001, проверяет правильность формирования входных. сигналов Xl-ХЗ узла. Если сигнатура, снятая с этих сигналов, совпадает по окончанию контроля с эталонной сигнатурОй 5g, то осуществляется переход к инструкции программы, хранящейся по адресу

00101. В противном случае выполняется поиск неисправности по входам

Xl-Õ3 узла. С помощью инструкции

К1 (адрес 00010) проверяется.правильность формирования сигнала Xl.

Если сигнатура сигнала К! не совпадает с эталонной сигнатурой S> то в блоке 13 регистрации запоминается номер неисправного сигнала. Затеи аналогичным образом с помощью инструкции Кl {адрес 00011) проверяется правильность формирования сигнала Х2, а с помощью инструкции К2 (адрес 00100) . — правильность формирования сигнала ХЗ, после чего про-i исходит останов программы. В блоке

13 регистрации на элементы индикации выводится адрес группы 00 и номера неисправных в этой группе сигналов. Если входные сигналы Xl-ХЗ узла формируются правильно, то выполняется инструкция КО (адрес 00101), с помощью которой проверяется правильность формирования совокупности сигналов с контрольных точек первого ранга 7.!- 3. Если сигнатура контрольных точек Zl-73 совпадает с эталонной сигнатурой 5„, то осуществляется переход к инструкции, записанной по адресу О!001. В противном случае производится поиск неисправ!

123150б!

8 ностей в группе контрольных точек 1-73. Инструкция К! {адрес 00110) проверяет правильность формирования сигнала 2 1, инструкция К! (адрес

001!!) - сигнала 2, инструкция

К2 (адрес 01000) — сигнала Е 3. После выполнения инструкции К2 (адрес

01000) происходит останов программы.

Б блоке 13 регистрации на элементы индикации выводится адрес группы О! и номера неисправных сигналов..Если сигнатура сигналов Е 1-23 совпала с эталонной сигнатурой 5, то осуществляется переход к проверке правильности формирования сигналов с контрольных точек второго ранга 2 4-Z6 и т.д. Таким образом, поочередно проверяются сигналы с контрольных точек, в порядке увеличения их ранга. Как только сигнатура совокупности сигналов с контрольных точек некоторого ранга не совпадет! с эталоном, осуществляется локали зация неисправных сигналов в этой группе, после чего происходит останов программы и вывод сообщения в блоке 13 регистрации. Аналогичным образом может быть построена программа контроля и локализации неисправностей другого типа цифровых ЗО узлов.

Формула изобретения

Устройство для контроля цифровых узлов, содержащее генератор псевдослучайных кодов, сигнатурный анализатор, мультиплексор, первую группу переключателей, шифратор, первый дешифратор, группу элементов И, элемент ИЛИ-НЕ, группу триггеров и

4О блок управления, причем блок управ-, ления содержит первый и второй счетчики, первый, второй, третий и чет- вертый триггеры, первый, второй и третий элементы И, первый элемент

ИЛИ и генератор тактовых импульсов, причем выход генератора тактовых импульсов соединен с входом синхронизации первого триггера и первым вхо, 50 дом первого элемента И, выход второго элемента И соединен с вычитающим входом первого счетчика и первым входом первого элемента ИЛИ, выход которого соединен с входом запуска генератора псевдослучайных кодов, выход третьего элемента И соединен с вычитающим входом второго счетчика и вто рым входом первого элемента ИЛИ, нулевой выход первого счетчика соединен с входом установки второго триггера, инверсный выход которого соединен с первым входом второго элемента И, нулевой выход второго счетчика соединен с входом установки третьего триггера, вход установки четвертого триггера соединен с входом пуска устройства, выход четвертого триггера соединен с информациои-1 ным вхсдом первого триггера, выход; которого соединен с вторым входом первого элемента И, вход, начальной установки устройства соединен с входом начальной установки генератора псевдослучайных кодов, сигнатурного анализатора и триггеров группы, выходы элементов И группы соединены с информационными входами первого дешифратора, выходы которого соединены с информационными входами шифратора, с входами элемента ИЛИ-НЕ и единичны-. ми входами соответствующих триггеров группы, инверсные выходы которых соединены с первыми входами соответствующих элементов И группы, выходы шифратора соединены с адресными входами мультиплексора, выход которого соединен с информационным входом сигнатурного анализатора, выход элемента ИЛИ-НЕ соединен с нулевыми входами соответствующих триггеров группы, выходы 1генератора псевдослучайных кодов соединены с неподвижными контактами переключателей первой группы, подвижные контакты которых соединены с соответствующими входами-выходами контролируемого цифрового узла, о т л и ч а ю m е е с я тем, .что, с целью увеличения глубины контроля за счет обеспечения контроля цифровых блоков, входящих в состав контролируемого цифрового узла, устройство содержит группу мультиплексоров, блок регистрации, первый блок памяти, блок сравнения, блок задания режима контроля, а блок управления содержит четвертый, пятый, шестой и седьмой элементы И, первый, второй, третий и четвертый элементы И-НЕ, первый, второй, третий и четвертый элементы НЕ, второй де шифратор, и регистр сдвига, а блок задания режима контроля содержит вторую группу переключателей, второй блок памяти, буферный регистр, причем вход начальной установки устройства соединен с входом буферного!

123!506 регистра, с входом начальной установки первого блока памяти, с входом сброса блока регистрации, информационные входы мультиплексоров группы соединены с соответствующими 5 подвижными контактами переклю-дателей первой группы, группы информационных входов мультиплексоров группы соединены с группами выходов соответствующих контролируемых цифровых блоков, адресные входы мультиплексоров группы соединены с выходами признаков адреса первого блока памяти и с первой группой информационных входов блока регистрации, выходы мультиплексоров группы соединены с информационными входами мультиплексора, выходы признаков входоввыходов контролируемого цифрового узла первого блока памяти. соединены с вторыми входами соответствующих элементов И группы и с второй группой информационных входов блока регистрации, группа выходов эталонной сигнатуры первого блока памяти соединена с первой группой информационных входов блока сравнения, вторая группа информационных входов которой соединена с группой выходов сигнатурного анализатора, информационные входы первого счетчика подключены к шине задания числа начальных установок контролируемого цифрового узла, информационные входы второго счетчика подключены к шине задания 3g числа контрольных тактов, первые неподвижные контакты переключателей второй группы подключены к шине нулевого потенциала устройства, вторые неподвижные контакты переключателей 40 второй группы подключены к шине единичного потенциала устройства, подвижные контакты переключателей второй группы соединены с адресными входами второго блока памяти, 45 выходы которого соединены с информационными входами буферного регистра, выходыкоторого соединены с адресными входами первого блока памяти, выходы кода логической операции которого соединены с информационными входами второго дешифратора, первый выход которого соединен с первым входом первого элемента H-HE,второй выход второго дешифратора соединен с первым входом второго элемента ИЛИ, третий выход второго дешифратора соединен с вторым входом второго элемента ИЛИ и первым входом третьего элемента ИЛИ, четвертый выход второго дешифратора соединен с первым входом четвертого элемента

И, второй вход которого соединен с выходом блока сравнения, с вторым входом первого элемента И-НЕ и через первый элемент НŠ— с первым входом второго элемента И-НЕ, выход второго элемента ИЛИ соединен с вторым входом второго элемента И-НЕ, выход третьего элемента ИЛИ соединен с первым входом третьего элемента И-НЕ и через второй элемент

НŠ— с первым входом четвертого элемента И-НЕ, выход первого элемента И-НЕ соединен со стробирующим .входом первого блока памяти, выход второго элемента И-НЕ соединен с входом синхронизации блока регист рации, выход третьего элемента И-НЕ соединен с нулевым входом четвертого триггера и входом разрешения блока регистрации, выход четвертого элемента И-НЕ соединен с входом считывания первого блока памяти, вход синхронизации регистра сдвига соединен с выходом генератора тактовых импульсов, прямой выход второго триггера соединен с первым входом пятого элемента И, второй вход которого соединен с выходом первого элемента И и вторым входом второго элемента H,èíâåðñíûé выход третьего триггера соединен с третьим входом первого элемента И и входом разрешения регистра сдвига, второй разрядный выход которого соединен с третьими входами первого и второго элементов

И-НЕ, третий разрядный выход регистра сдвига соедннен с вторыми входами третьего и четвертого элементов

И-НЕ, четвертый разрядный выход регистра сдвига соединен через третий элемент НЕ с входом синхронизации третьего триггера и первым входом шестого элемента И, второй вход которого соединен с входом начальной установки устройства, с единичным входом четвертого триггера и входом сброса третьего триггера, информационный вход котороro подключен к шине нулевого потенциала устройства, выход шестого элемента И соединен с входами синхронизации первого и второго счетчиков и нулевь.м входом второго триггера, выход пятого эле мента И соединен с первыми входами

1231506 третьего и седьмого элементов И и с входами синхронизации триггеров группы, второй вход третьего элемента И соединен с выходом элемента .

ИЛИ-НЕ и входом четвертого элемента

HE выход которого соединен с вторым входом седьмого элемента И, aQход которого соединен с входом синхронизации сигнатурного анализатора, выход четвертого элемента И соединен с вто рым входом третьего элемента

ИЛИ.

1231506 фиеб

1 231506

123!506

)23!506 посл и

Юрек юмгили гтамими

/ГоI

Ю Мро и

ФУрес груню оОО ОО 77 оо оооо r uo

7 7

ООО7 О а7 оооrr or

ОО 1ОО ru оо оо

ouru 7 OO

00770 ur оо 717 а7

010 оа

î rооr ао

ur о 1010 07 оа

oru r1 07

017 оа ro

urr07 и

u rr 7 0 01

urrr r u

1ООО

1uuu7 о7

70

100 7

1010

roru

10 110

ur

077

17 001

710 ru а7

Составитель A.CHpîòñêãÿ

Редактор N. Келемеш Техред И„Гайдош Коррекгор С. Черни

Заказ 2652/52 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

f13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. ужгород, ул. Проектная, 4