Многоканальное приоритетное устройство

 

Изобретение относится к вычислительной технике, может быть использовано в вычислительнь1х системах. содержащих ряд блоков, подключенных к устройству общего пользования, например к общей рдаформационно-адрес- - ной шине. Цель изобретения - сокращение объема оборудования. Сущность изобретения состоит в том, что многоканальное приоритетное устройство, содержащее ряд последовательно включенных KaHaj oB, каждый из которых содержит два триггера и один элемент И, в каждом канале дополнительно содержит регистр,, два триггера, пять элементов И, два элемента ИЛИ, счетчик , элемент задержки и блок формирования приоритета с соответствующими связями. 2 ил.. (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1239716 р 4 С 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМЪ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 3730321/24-24 (22) 20,04.84 (46) 23.06.86. Бюл. У 23 (72) А.,И.Садовникова,В.А.Меркулов и Ф.Н.Трутце (53) 681.325(088.8) ,(56) Авторское свидетельство СССР

Ф 830388, кл. С 06 F 9/46, 1981.

Авторское свидетельство СССР

У 1128257, кл. С 06 F 9/46, 1984, 1984. (54) МНОГОКАНАЛЬНОЕ ПРИОРИТЕТНОЕ

УСТРОЙСТВО. (573 Изобретение относится к вычислительной технике, может быть использовано в вычислительных системах, содержащих ряд блоков, подключенных к устройству общего пользования, на" пример к общей информационно-адресной шине. Цель изобретения — сокращение объема оборудования. Сущность изобретения состоит в том, что многоканальное приоритетное устройство, содержащее ряд последовательно включенных канадов, каждый из которых содержит два триггера и один элемент

И, в каждом канале дополнительно содержит регистр,. два триггера, пять элементов И, два элемента ИЛИ, счетчик, элемент задержки и блок формирования приоритета с соответствующими связями. 2 ил.

12 3971п

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах, содержащих ряд блоков, подключенных к устройству общего пользования, например, к общей информационно †адресной линии, Цель изобретения — сокращение объема оборудования.

На фиг.1 приведена структурная Io схема устройства, на фиг.2 — структурная схема блока формирования максимального кода.

Устройство (фиг.I) содержит в каждом канале триггеры 1 и 2„ элемент

И 3, триггеры 4 и 5, регистр 6 элементы И 7- 11, элементы ИЛИ 12 и 13, счетчик 14, элемент 15 задержки, блок 16 формирования максимального кода, группу выходов 17 блока 16, входы 18 и 19 блока 16, группу входов 20 блока 16 группу адресных входов 21 устройства, группу выходов 22 блока 16, группу информационных выходов 23 устройства, запросныи вход 24

25 устройства, выход 25 прерывания устройства, ответный вход 26 устройства, вход 27 маскирования устройства, вход 28 снятия маски устройства, сигнальный вход 29 устройства, группу кодовых входов 30 устройства, сиг-. нальный вход 31 устройства, тактовый вход 32 устройства, сигнальный вход

33 устройства, вход 34 сброса прерывания устройства. 35

Блок 16 (фиг.2) содержит элемент

И 35 и 36, элементы ИЛИ 37, элементы

НЕ 38.

Устройство работает следующим образом. 49

Обмен информацией между ЭВМ и оконечным устройством осуществляется с использованием программного управll ll ления по принципу команда — ответ с временным разделением сообщений.

Информацию в мультиплексорном канале передают в виде сообщений, состоящих из командньгх, информационных и ответных слов.

При передаче информации от ЭВМ к оконченному устройству ЭВМ должна передавать командное слово на прием информации и определенное количество информационных слов. Оконечное устройство, приняв сообщение, должно передать ответное слово.

При передаче информации от оконеч. ного устройства к ЭВМ, ЭВМ должна передать командное слово на передачу информации, а оконечное устройство, приняв адресуемое ему командное слово, должно передать ответное слово, сопровождаемое определенным количеством информационных слов.

Каждый канал многоканального приоритетного устройства предназначен для передачи вектора прерывания от оконечного устройства в ЭВМ. В процессе обмена информацией с ЭВМ в ответ на команду, поступающую из ЭВМ, оконечное устройство формирует ответное слово, в котором передает свое состояние и вектор прерывания, сформированный на магистрали 22. При этом на магистрали 22 формируется максимальный адрес устройства, требующего прерывания. Таким образом, независимо от того, к какому оконечному. устройству обращается ЭВМ, оконечное устройство в ответном слове передает адрес наиболее приоритетного .устройства, требующего прерывание.

В устройстве предусмотрена возможность маскирования прерывания в лю-бом канале.

При отсутствии обмена с ЭВМ и на-, личии разрешения на прерывание, сформированного по команде из ЭВМ Передать прерывание, наиболее приоритетное оконечное устройство вырабатывает команду, в которой сообщает свой адрес.

В исходном состоянии триггеры 1, 2, 4 и 5 в каждом канале находятся в состоянии О . При подаче на какойлибо канал 24 сигнала "Запрос на прерывание" в этом канале устанавливается в "1" триггер 1, формируя на выходе элемента И 3 сигнал, разрешающий работу блока 16. На выходах 22 блока 16 формируется максимальный адрес устройства, требующего прерывания .

Максимальный адрес формируется следующим образом.

Сравниваются сначала старшие разряды адресов устройств всех каналов.

При этом, если старший разряд адреса одногс из каналов равен "1", то срабатывает элемент НЕ 38, устанавливая значения старшего разряда магистрали

22 равным "О", а на выходе элемента

ИЛИ 31 формируется уровнем логической "1" сигнал группы выходов 17, Старший разряд группы выходов 17 уровнем логической "1" разрешает про3 1239 ла через элемент И 35 на элемент

НЕ 38. В тех каналах, в которых старший разряд адреса канала равен "0", не формируется разрешение на сравнение последующих разрядов. Если старшие разряды адресов всех каналов, требующих прерывание, равны 0, то старший разряд адресной магистрали 22

10 устанавливается равным "1 в результате чего срабатывают элементыИЛИ 18 во всех каналах, устанавливая старший разряд группы выходов 17 в "1", и разрешает тем самым сравнение следующих, разрядов адреса, Аналогично описываемому происходит сравнение

13 всех последующих разрядов адресов каналов, в которых сформирован сигнап запроса на прерывание . В результате на магистрали 22 устанавливается инверсное значение максимального адреса канала, требующего прерывания.

При обращении.ЭВМ к какому-либо оконечному устройству, в нем формируется ответное слово и формируется сигнал "Передать ответное слово" по входу 33. По этому сигналу в канале, соответствующем данному оконечному устройству, срабатывает элемент

ИЛИ 12, формируя уровнем логической

25

"1" сигнал, по которому осуществляется запись максимального адреса из магистрали 22 в регистр 6 и устанавливается в ")" триггер 2, формируя сигнал "Передача вектора прерывания" на выходе 25. При этом на инверсных выходах регистра 6 формируется вектор прерывания, передаваемый данным оконечным устройством в ответном слове. Для организации гибкой процедуры прерываний в каждом канале предусмотрен механизм маскирования прерывания.

Для маскирования запроса на прерывание из ЭВМ поступает команда, по которой оконечное устройство вырабатывает сигнал "Установка маски" на входе 27, устанавливающий в "1" триггер 4 в соответствующем канале, блокируя тем самым на элементе И 3 про хождение сигнала запроса на прерывание на блок 16.

Для снятия маски из ЭВМ на оконечное устройство подается команда, по которой формируется сигнал Сброс маски" на входе 28, устанавливающий в "0" триггер 4, разрешая работу элемента И 3. хождение второго разряда адреса кана716 4

В случае, когда ЭВМ не ведет об. мен с оконечными устройствами, для передачи вектора прерывания на все оконечные устройства из ЭВМ поступает команда Передать прерывание и время, в течение которого действует эта команда.

В каждом оконечном устройстве формируется сигнал на входе 31 Принять время выполнения команды, по которому время выполнения команды, поступающее в дополнительном коде по группе входов 30, записывается в счетчик

14. После этого в оконечном устройстве формируется сигнал на входе 29

Передача прерывания, устанавливающий в "1" триггер 5. При этом разрешается прохождение тактовых импульсов с входа 32 через элемент И 11 на счетчик 14. Если адрес оконечного устройства, в котором вырабатывается . сигнал Запрос, оказывается максимальным, то все разряды группы выходов 17 блока !6 устанавливаются в 1, при этом срабатывает элемент И 7, формируя через элемент ИЛИ 12 сигнал записи адреса из магистрали 22 в регистр 6. Одновременно возбуждается элемент И 9, вырабатывая сигнал, поступающий в блок 16 приоритета, запрещая тем самым формирование адреса всем остальным оконечным устройствам, так как у данного оконечного устрой" ства будет максимальный номер. Затем через время, необходимое для анализа, срабатывает элемент И 10„ устанавливая через элемент ИЛИ 13 триггер 2 в "1", формируя сигнал на выходе 25

"Передача вектора прерывания, по которому осуществляется передача вектора прерывания от данного оконечного устройства в ЭВМ.

После передачи вектора прерывания из оконечного устройства поступает сигнал на входе 34, сбрасывающий триггер 2.

По окончании обработки запроса на прерывание, выставленного каким-либо оконечным. устройством, данное оконечное устройство формирует сигнал на входе 26 "Сброс запроса", устанавливающий в "0" триггер 1 в соответствующем канале, сбрасывая запрос на прерывание.

После прихода сигнала на входе 29

"Передача прерывания" на выходе счетчика 14 появляется сигнал пере1239716 полнения, устанавливающий в О триггер 5.

Ф о р м у л а и з о б р е т е н и я

Многоканальное приоритетное устройство, ссдержащее каналы,, а в каждом канале блок формирования максимального кода, шесть элементов И, 10 элемент задержки, два элемента ИЛИ, регистр, счетчик и первый триггер, причем нулевой вход первого триггера каждого канала является соответствующим входом сброса прерывания уст- 15 ройства, выходы прерывания которого соединены с единичными выходами первых триггеров всех каналов, группа информационных входов счетчика каждого канала является соответствующей 2G группой кодовых входов устройства, соответствующий сигнальный вход пер- . вой группы сигнальных входов которо. го соединен с входом управления записью счетчика соответствующего кана- 2 ла, блок формирования максимального кода содержит две группы элементов

И, группу элементов ИЛИ и группу элементов НЕ, выход первого элемента И каждого канала соединен с первым вхо- ЗО дом первого элемента И первой группы блока формирования максимального кода своего канала, о т л и ч а ю щ ее с я тем, что, с целью сокращения объема оборудования, оно содержит в каждом канале второй, третий и четвертый триггеры, причем единичный вход второго триггера каждого канала является соответствующим запросным входом устройства, соответствующий gg ответный вход, группы ответных входов которого соединены с входом сброса второго триггера соответствующего канала, каждый вход маскирования устройства соединен с единичным входом третьего триггера соответствующего канала, соответствующий вход снятия маски устройства соединен с входом сброса третьего триггера соответствующего канала, единичный вход четвертого триггера каждого канала соединен с соответствующим сигнальным входом второй группы сигнальных вхо" дов устройства, первый вход первого элемента ИЛИ каждого канала соединен с соответствующим входом третьей группы сигнальных входов устройства, тактовый вход устройства соединен с первым входом второго элемента И каждого канала, каждая группа адресных входов устройс.тва соединена с первыми входами элементов И первой группы, начиная со второго элемента И блока формирования максимального кода одноименногo канала в каждом канале прямой выход второго триггера и инверсный выход третьего триггера соединены с первым и вторым входами третьего элемента И своего канала, выход третьего элемента И канала соединен с вторыми входами элементов

И первой группы блока формирования максимального кода своего канала и с первым входом четвертого элемента

И своегс канала, второй вход четвертого элемента И каждого канала соединен с прямым выходом четвертого. триггера своего канала, с первым входом

I÷åðâoão элемента И и с вторым входом второго элемента И своего канала, выход второго элемента И канала соединен со счетным входом счетчика своего канала, выход переполнения счетчика канала соединен с входом сброса четвертого триггера своего канала, инверсный выход четвертого триггера канала соединен с первым входом пятого элемента И своего канала, вторые входы первого и пятого элементов И каждого канала соединены с выходом первого элемента ИЛИ своего канала и с тактовым входом регистра своего канала, группа входов четвертого элемента И канала соединена с выходами элементов ИЛИ группы блока формирования максимального кода своего канала, выход четвертого элемента И канала соединен с вторым вхо" дом первого элемента ИЛИ своего канала, выход первого элемента И соединен с первым входом шестого элемента

И и через элемент задержки — с вторым входом шестого элемента И своего канала, выходы пятого и шестого элементов И канала соединены с первым и вторым входами второго элемента

ИЛИ своего канала, выход второго .элемента ИЛИ канала соединен с входом сброса первого триггера своего канала, выходы элементов НЕ группы блока формирования максимального кода каждого канала объединены и соединены группой информационных входов регистра каждого канала, группа выходов регистра каждого канала является соот7 23971 ветствующей группой информационных . выходов устройства, в каждом блоке формирования максимального кода выход элемента И первой группы соединен с входом одноименного элемента

НЕ группы и с первым входом одноименного элемента ИЛИ группы, выход каждого элемента ИЛИ группы соединен с третьим входом следующего элемента

И первой группы и с первым входом од- 10

6 Я ноименпого элемента И второй группы, второй вход первого элемента ИЛИ группы соединен с выходом первого элемента НЕ группы, вторые входы элементов ИЛИ группы, начиная с второго, соединены с выходами элементов И второй группы, начиная с первого, второй вход каждого элемента И второй группы соединен с выходом элемента

НЕ группы, начиная с второго.

23 25

1239716

17

Составитель N.Kóäðÿøåâ

Текред Л.Олейник.

Корректор И.Шароши

Редактор Е.Папп

Тираж, 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб, д. 4/5

Заказ 3397/49

Производственно-полиграфическое предприятие, г. Ужгород, ул.Проектная, 4

Многоканальное приоритетное устройство Многоканальное приоритетное устройство Многоканальное приоритетное устройство Многоканальное приоритетное устройство Многоканальное приоритетное устройство Многоканальное приоритетное устройство 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано при разработке устройств арбитража запросов в различных узлах ЭВМ

Изобретение относится к вычислительной технике, в частности к устройствам приоритетного обслуживания , и является усовершенствованием устройства по авт.ев, № 894710

Изобретение относится к вычислительной технике и предназначено для использования при организации обслуживания заявок разной категории срочности

Изобретение относится к вычислительной технике и предназначено для организации, обмена информацией между ЭВМ и периферийными устройствами

Изобретение относится к области автоматики и вычислительной техники, а точнее - к приоритетным устройствам для распределения заданг-гй процессорам , и предназначено для использования в высокопроизводительных многопроцессорных или многомашинных вычислительньк и управляющих системах

Изобретение относится к области вычислительной техники и предназначено для моделирования процесса обслуживания двух потоков заявок с различными приоритетами одним обслуживающим прибором

Изобретение относится к области обработки цифровых данных, в частности, к обработке данных в полупроводниковых запоминающих устройствах (памяти) и к архитектуре памяти, в частности, к устройствам оперативной памяти (RAM), динамической памяти (DRAM), кэш-памяти и т.п

Изобретение относится к области вычислительной техники и может быть применено в многонашинных и многопроцессорных вычислительных системах, использзпощих для обмена данными общую магистраль

Изобретение относится к вычислительной технике, в частности к устройствам приоритета, и может быть использовано в распределенных системах обработки информации для подключения отдельных абонентов к общему вычислительному ресурсу

Изобретение относится к вычислительной технике и может быть использовано при обмене информацией в режиме прямого доступа памяти ЭВМ серии Электроника и внешними устройствами

Изобретение относится к вычислительной технике, в ;частности к устройствам приоритета

Изобретение относится к области микроконтроллеров. Техническим результатом является пробуждение главного блока микроконтроллера (MCU). Раскрыта схема для пробуждения главного блока микроконтроллера (MCU), содержащая главный MCU, микросхему периферийного интерфейса и микросхему периферийной обработки, в которой микросхема периферийной обработки соединена с главным MCU посредством микросхемы периферийного интерфейса; линия синхронизации главного MCU соединена с сигналом ведущего генератора синхроимпульсов, а каждая из линии синхронизации микросхемы периферийной обработки и линии синхронизации микросхемы периферийного интерфейса соединена с сигналом ведомого генератора синхроимпульсов, причем сигнал ведущего генератора синхроимпульсов и сигнал ведомого генератора синхроимпульсов являются различными сигналами синхроимпульсов, таким образом, что микросхема периферийного интерфейса и микросхема периферийной обработки остаются в нормальном рабочем состоянии, когда главный MCU переходит в состояние глубокого сна; и микросхема периферийного интерфейса выполнена с возможностью контроля объема данных, передаваемых микросхемой периферийной обработки в микросхему периферийного интерфейса, и передачи сигнала пробуждения в главный MCU, если объем данных превышает порог. 4 н. и 9 з.п. ф-лы, 6 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении управляющих и вычислительных систем высокой производительности
Наверх