Цифровой фильтр

 

Изобретение может быть использовано в системах цифровой обработки сигналов в радиосвязи, радионавигации и радиолокации. Цель изобретенияповышение быстродействия. Фильтр содержит две группы регистров 1 сдвига, блоки преобразования кода (ВПК) 9, компараторы 10, счетчик 11, блок памяти (БП) 13, блок у шожения (БУ) 15, два сумматора 16 и 17, выходной регистр 18, блок инверсии (БИ) 19 и блок 20 синхронизации. Цикл обработки каждого входного отсчета состоит из восьми рабочих и одного подготовительного с (О tc 41 оа О 00 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 Н 03 Н 17/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H А BTOPCHOMV СВИДЕТЕЛЬСТВУ

t3

ИЯДщ „«;, <.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ.ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3811065/24-09 (22) 12. 11. 84 (46) 07.07.86. Бюл. ¹ 25 (71) Кировский политехнический институт (72) А.К.Горшков, В.А.Лесников, Б.К.Нагурский, Е.П.Петров и A.B.×àñòèêîâ (53) 621.372.54(088.8) (56) Антоныч A. Цифровые фильтры.

Анализ и проектирование./ Пер. с англ., M. Радио и связь, 1983, с. 294, рис. 14.31.

Патент США № 3777130, кл. G 06 F 15/34, 1973.

ÄÄSUÄÄ 1243088 А 1 (54) ЦИФРОВОЙ ФИЛЬТР (57) Изобретение может быть использовано в системах цифровой обработки сигналов в радиосвязи, радионавигации и радиолокации. Цель изобретенияповышение быстродействия ° Фильтр содержит две группы регистров 1 сдвига, блоки преобразования кода (БПК) 9, компараторы 10, счетчик 11, блок памяти (БП) 13, блок умножения (БУ) 15, два сумматора 16 и 17, выходной регистр

18, блок инверсии (БИ) 19 и блок 20 синхронизации. Цикл обработки каждого входного отсчета состоит из восьми рабочих и одного подготовительного

1243088

2 — 1 х =- -х, т г

+ у„ ° 2

1 =7.

-. 1 у

- т (2) 1 1 где х„и у, соответственно -е

Подставив( док суммирова тактов. Операции выполняются над дополнительными кодами чисел. В каждом рабочем такте выполняются следующие операции. Компараторами 10 сравниваются коды. преобразованные БПК 9, с кодом числа, записанным в счетчике 11. Полученный результат сравнения поступает в БУ 15 и БИ 19. Fl БУ 15 умножается это число на число, находящееся на выходе БП 13. а в БИ 19 число с выхода. БП 13 инвертируется в зависимости от значения сигнала на выходе первого компаратора 10. Полученные числа на выходах БУ 15 и БИ 19 и регистра 18 суммируются в суммато— рах 17 и 16, а полученная сумма чи— сел записывается в регистр 18. Затем !

Изобретение относится к цифровой обработке сигналов и может быть использовано в системах цифровой фильтрации в радиосвязи. Радиолокации и радионавигации.

Цель изобретения — повышение быстродействия цифрового фильтра.

ha фиг. 1 приведена структурная электрическая схема цифрового фильтра; на фиг. 2 — значения функции (() для цифрового фильтра 2-го порядка; на фиг. 3 — значения функции

Я() для цифрового фильтра 2-го порядка без нулей пропускания на вещественных частотах; на. фиг. 4 техническая реализация блока преобразования кодов.

Цифровой фильтр содержит первую группу регистров 1.1-1.3 сдвига, вторую группу регистров I 4 и 1.5 сдвига, входы синхронизации 2.1-2.5 ре— гистров 1.1-1.5 сдвига соответственно, входы 3.1-3.5 регистров 1.1-1.5 сдвига соответственно, выходы (4.14.m)-(8.1 — 8.m) регистров 1. 1 1.5 сдвига, блоки 9.1-9.m преобразования кодов, компараторы 10.1 — 10.m, счетчик

11, вход 12 синхронизации счетчика, блок 13 памяти, вход 14 синхронизации блока памяти, блок 15 умножения, сумматор 16, дополнительный сумматор 17, выходной регистр 18, блок 19 инверсии блок 20 синхронизации, первый, второй содержимое счетчика 11 увеличивается на единицу, а в БП 13 осуществляется сдвиг информации. Указанные операции повторяются последовательно для всех восьми чисел в БП 13. Далее следует подготовительный такт, во время которого в соответствующие регистры 1 сдвига осуществляется запись входного и выходного отсчетов, а регистр 18 устанавливается в нулевое состояние.

После этого фильтр принимает исходное состояние и начинается цикл обработки принятого входного отсчета. Цель достигается введением БПК 9, компараторов 10, счетчика 11, БУ 15, сумматора 17 и БИ 19. 4 ил.

2 тРетий и четвертыи выходы блока синхронизации 21. 1-21.4, вход 22 синхронизации цифрового фильтра и выход 23 цифровогс фильтра.

Принцип работы цифрового фильтра рассматривается на примере цифрового фильтра 2-го порядка.

Передаточной функции цифрового фильтра 2-го порядка соответствует

10 разностное уравнение

yr =. ао г + а<х„,+ а,х„+ b, У. + b,y„, (1) где хг и у„— соответственно r-й выходной и выходной от15 счеты; а, и Ь вЂ” соответственно коэффициенты прямых и обратных связей.

Как входные, так и выходные отсче;111 ты представлены двоичным дополнительным кодом в форме разряды m-разрядных цвоичных чисел х > и v

2) в (1) и изменив поряния, получаем формулу

1243088

I 1 ц(11 Йох Фд,х +сингх +10 ) Бг —, (4) Значения функции (4) приведены на фиг. 2.

В случае реализации цифрового фильтра (ЦФ), не имеющего нулей пропускания на вещественных частотах, для которого справедливы соотношения (5) а, = аг = О функция q (i) принимает только восемь различных значений, которые приведены на фиг. 3. Эти значения p () записаны в блоке 13 памяти по соответствующим адресам.

Все m. блоков 9. 1-9.m преобразования кода имеют одинаковую структуру (фиг. 4). Блоки 9.1-9.m преобразования кодов предназначены для преобразования кода входных отсчетов (х „, у1, у„ z ) в код адреса блока 13 памяти, по которому записано значение функции Ч (1). Этот код ад реса представляет собой комбинацию логических переменных (1, 7,, V ) в соответствии с выражениями

За исходное принимается состояние

ЦФ (фиг. 1), при котором в регистры

1.1-1.3 и регистры 1.4 и 1.5 записаны

m-разрядные входные отсчеты х» х„,, х „и выходные отсчеты у„, и у„ соответственно (по окончании записи отсчетов в регистры 1.1-1.5 на выходах блоков 9.1-9.m преобразования кодов устанавливаются значения преобразованных в соответствии с логическими выражениями (б) кодов, счетчик 11 находится в состоянии О О О, в блоке

13 записаны q — разрядные числа q(i) (фиг. 3), выходной регистр 18 находится в нулевом состоянии, на вход

22 блока 20 синхронизации поступает сигнал разрешения обработки. Цикл обработки каждого входного отсчета состоит из d = 8 рабочих и одного подготовительного тактов. Операции выполняются над дополнительными кодами чисел. R каждом рабочем такте выполняются:

1. Сравнение компараторами 10. 110.m преобразованных блоками 9.1-9.m кодов (V, V, V> ) с кодом числа, за- писанным в счетчике 11; полученный на выходах компараторов 10.1-10.m результат сравнения Ug поступает в качестве множителя на первый вход блока 19 инверсии и на входы 2-m блока 15 умножения.

2. Умножение блоком 15 числа

= р, находящегося на выходе

10 блока 13 памяти на число Up, а также инвертирование блоком 19 числа <у, = gp в зависимости от.значения сигнала, на выходе компаратора 10.1.

3. Суммирование сумматорами 16 и

17 поступивших на их входы чисел:

S, (число с выхода 23 регистра 18, которое получено в предыдущем такте обработки), U „ (число с выхода блока 15), -, g (число с выхода блого ка 19).

4. Запись в выходной регистр 18 суммы чисел с выхода сумматора 16 синхросигна:лом, поступающим с второго выхода 21.2 блока 20 синхрониза2g ции на первый вход синхронизации выходного регистра 18.

5. Увеличение содержимого счетчика 11 на единицу и сдвиг информации в блоке 13 синхросигналом, поступающим с четвертого выхода 21.4 узла 20 синхронизации на вход 12 синхронизации счетчика 11 и на вход 14 синхронизации блока 13, при этом на выход

/ блока 13 передается очередное число

Cp(i), а число, находившееся на выхо3S де блока 13, поступает на его вход и записывается в освободившуюся .при этом ячейку блока 13 памяти.

6. Действия 1-5 повторяются пос40 ледовательно для всех и = 8 чисел в блоке 13 памяти.

По окончании выполнения d = 8 тактов счетчик 11 находится в исход- . ном состоянии О О О, а числа (g(i) в блоке 13 также находятся в исходном состоянии, определяемом данными фиг. 3.

Далее следует подготовительный такт, во время которого выполняются:

1. Запись в регистры 1.2, 1.3 и

1.5 содержимого регистров 1.1, 1.2 и 1.4 соответственно, а также запись в регистры 1.1 и 1.4 входного (с входа 3. 1) и выходного (с выхода 23 регистра 18) отсчетов соответственно синхроимпульсом, поступающим с выхода 21.1 блока 20 на входы 2.1-2.5 регистров 1. 1-1. 5.

1243088

2. Установка в нулевое состояние выходного регистра 18 синхроимпульсом с выхода 21.3 блока 20.

После выполнения подготовительного такта ЦФ принимает исходное состояние и начинает цикл обработки принятого входного отсчета.

Формула изобретения

Цифровой фильтр, содержащий первую и вторую группы последовательно соединенных регистров сдвига, сумма- 1 тор, выходной регистр, блок памяти и блок синхронизации, причем: вход первого регистра сдвига первой группы является входом цифровогс фильтра, выход выходного регистра. является,20 выходом цифрового фильтра и соединен с входом первого регистра сдвига второй, группы и с первым входом сумматора, выход которого соединен с входом выходного регистра, а первый, второй и третий выходы блока синхронизации подключены соответственно к входу синхронизации регистров сдвига первой и второй групп, к первому и вто- . рому входам синхронизации .выходного 30 регистра, отличающийся тем, что, с целью повышения быстродействия, в него введены m блоков преобразования кода, ш компараторов, счетчик, блок умножения, дополнитель-. ный сумматор и блок инверсии, причем выход:i-го разряда регистров сдвига первой и второй групп соединен с

j-м входом i ro блока преобразования кода, где i = 1, m; j = n, n— количество регистров сдвига первой и второй групп, р выходов каждого блока преобразования кода соединены с первыми р входами соответствующего компаратора, вторые р входы которых ооъединены и соединены с выходами счетчика, а выход S ãî компаратора подключен к S-му входу блока умножения (S =: 2, m), выход которого соединен с первым входом дополнительного сумматора, выход которого соединен с вторым входом сумматора, а второй вход дополнительного сумматора соединен с выходом блока инверсии, управляющий вход которого соединен с выходом первого компаратора, 7-й выход блока памяти (Й = 1, q) подключен к

0-му входу блока памяти, к Х"му входу блока .инверсии и к (m + И -му входу блока умножения, первый вход которого является входом сигнала логического "О", а вход синхронизации блока памяти соединен с входом синхронизации счетчика и с четвертым выходом блока синхронизации.

1243088

1243088

Составитель С« Музычук

ТехРед О.Сопко Корректор О. Луговая

Редактор Н. Яцола

Заказ 3716/55

Тираж 816

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,