Устройство для анализа распределений случайных процессов

 

Изобретение относится к информационно-измерительной технике и может применяться для ю бработки данных, полученных, в частности, с выхода адаптивных информационно-измерительных систем (АИИС). Цель изобретения - распшрение класса анализируемых сигналов за счет допол1СТ €0 0 Н « 13 ;;::: ,13 Б1КЛНОТЕКЛ нительной обработки сигналов, ап- 11роксимированных полиномами первой степени. С этой целью в устройство для анализа распределений случайных процессов, содержащее блок памяти, комбинационный сумматор, соединенный выходом с информационным входом блока памяти, а входом - с выходом последнего, введены первый и второй регистры, двоичный компаратор, Т- триггер, генератор калибровочнйх и генератор счетным импульсов, первый, второй. Третий, четвертуй, пятый, шестой и седьмой элементы И, первый и второй, элементы ИЛИ, первый и второй элементы НЕ, элемент задержки, первый, второй и третий счетчики, схема совпадения кодов. Преимущества устройства состоят в том, чтосоздается возможность в обработке данных с выхода АИИС, аппроксимирующих сигналов полиномами как нулевой, так и первой степени, 1 ил. т

СОЮЭ СОВЕТСНИХ

СОЩИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„.80„„1247 (Ю 4 G 06 F !5 36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

g(;yrP 1l Ь%

13,", ....,И

ВФЬЛНОТЕ А

H А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

rl0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3862305/24-24 (22) 22.02.85 (46) 30.07.86. Бюл. В 28 (71) Ленинградский ордена Ленина электротехнический институт им. В.И.,Ульянова (Ленина). (72) Б.Я.Авдеев, А.П.Мадыев, А.Л.Степанов и В.В.Ященко (53) 681.3(088.8) .(56) Авторское свидетельство СССР

У 995097, кл. С 06 F 15/36, 1983.

Авторское свидетельство СССР

У 830399, кл. С 06 F 15/36, 1981. (54) УСТРОЙСТВО ДЛЯ АНАЛИЗА РАСПРЕДЕЛЕНИЙ СЛУЧАЙНЫХ ПРОЦЕССОВ (57) Изобретение относится к информационно-измерительной технике и может применяться для обработки раиных, полученных, в частности, с выхода адаптивных информационно-измерительных систем (АИИС). Цель изобретения — расширение класса анализируемых сигналов за счет дополнительной обработки сигналов, аппроксимированных полиномами первой степени. С этой целью в устройство для анализа распределений случайных процессов, содержащее блок памяти, комбинационный сумматор, соединенный выходом с информационным входом блока памяти, а входом — с выходом последнего, введены первый и второй регйстры, двоичный компаратор, Ттриггер, генератор калибровочнйх и генератор счетным импульсов, первый, второй, третий, четвертуй, пятый, шестой и седьмой элементы И, первый и второй элементы КПИ, первый и второй элементы НЕ, элемент задержки, первый, второй и третйй счетчики, схема совпадения кодов. Преимущества .устройства состоят в том, что создается возможность s обработке данных с выхода АИИС, аппроксимирующих сигналов полиномами как нулевой,. так и первой степени. 1 ил

Ф 12478

Изобретение относится к информационно-измерительной технике и может применяться для обработки данных, полученных, в частности, с выхода адаптивных информационно-измерительных систем (АИИС).

Цель изобретения — расширение класса анализируемых сигналов за счет обработки сигналов, аппроксимированнык полиномами первой степени. 1О

На чертеже. представлена блок-схема устройства для анализа распределений случайнык процессов.

Устройство содержит информационный вход 1, вход 2 синхронизации, первый 3 и второй 4 регистры,. (двоичный компаратор 5, T-триггер 6, генераторы 7 и 8 соответственно калибровочных и счетчных импульсов, элементы И 9"12, счетчики 13 и 14, элемент

ИЛИ 15, элементы И 16, 17, счетчик

18, элемент И 19, элемент ИЛИ 20, элемент 21 задержки, блок 22 памяти, комбинационный сумматор 23, схему

24 сравнения кодов.

Устройство работает. следующим обР ..1ОМ. -.я определения плотности распределения случайнык процессов измеряет- ЭО ся время пр: бывзнин сигнала в дифференциальньм коридорах между значениями соседних отсчетов. Время пребывания измеряется в каждом интервале дискретизации за два последовательнык цикла — измерения длительности интервала дискретизации и его обработка. Поступивший в момент времени

t, отсчет х прерывает цикл измерения длительности интервала а г., = с и запускает циклы обработки интервала лГ., и измерения длительности интервала IIt „ до ожндаемого отсчета х,, В цикле измерения определяется общая длительность интервала дискретизации методом подсчета числа калибровочных импульсов T = 1/Г

a x+/M, макс (M„„ êñ модуль-максимум 1-й производной исследуемого сигнала, ь х д — ширина дифференциального коридора) соответствует at„„„

- минимально возможному времени пребывания сигнала в ax,„.

В цикле обработки в ненатуральном, ускоренном, масштабе времени восста- 55 навливаются промежуточные значения сигнала и длительность всего интервала дискретизагГы распределяется по

96 2 всем дифференциальным коридорам, расположенным между значениями отсче тов х. и х, интервала дискретиi ""1

I зации nt.,Для i-го цикла обработки формируется пачка счетных импульсов, . число которых равно числу калибровочных в 1 м интервале дискретизации.

Импульс АВД, сопровождающий х., через второй вход устройства поступает, в частности, на Т-вход Т-триггера 6 и перебрасывает его в противоположное состояние, например в "1". Прямой выход последнего открывает элементы И 10, 11. При этом счетчик 14 переводится в режим цикла измерения, так как на его суммирующий вход че-рез открывшийся элемент И 11 начинают проходить импульсы от генератора

7 калибровочных импульсов. Счетчик

13 переводится в режим цикла обработки: суммирующий вход блокируется закрьггием элемента И 9 "0" на инверсном выходе Т-тригrера 6, счетчик

13 фиксирует число N = ht; F„ и на

его вычитающий вход и одновременно на первый вход первого элемента

ИЛИ 15 через элемент И 1(начинают проходить импульсы частоты F, с выхода генератора 8 счетных импульсов.

N-й счетный импульс обнулит счетчик

13 и появившийся на его инверсном выходе переноса "0" закроет элемент

И 11, прекращая прохождение на вычитающий вход, а также на первый вход элемента ИЛИ 15 счетных импульсов. Пачка счетных импульсов для

i-го цикла обработки сформирована.

Для завершения цикла обработки до . прихода х; „ необходимо выполнение условия F, > (at, /at,„ ) FÄ, где g t „ — наименьший возможный интервал дискретизации at„ наибольший возможный интервал дискретизации. Следующий (i + f)-й импульс АВД перебрасывает T-триггер 6 в состояние "0" и счетчики 13 и 14 меняются ролями: калибровочные импульсы подсчитываются счетчиком 13, а счетные импульсы уменьшают содержимое счетчика 14.

Код отсчета х. поступает йа перI вый вход 1 устройства и записывается в первый регистр 3 импульсом

АВД, который одновременно переписывает из первого 3 во второй 4 регистр код отсчета х,, и заносит его в счетчик 18, пройдя через элемент

ИЛИ 20 на вход начальной установки

1247896 4 ячейки, которое увеличится на "1" в комбинационном сумматоре 23 и запив шется в ту же ячейку первым счетным импульсом, задержанным элементом 21 задержки. Следующие счетные импульсы последовательно уменьшают установленный в счетчике 18 код х,, производя таким образом опрос ячеек блока

22 памяти и увеличивая на "!" их со1О держимое. f-й счетный импульс сравняет выходной код счетчика 18 с кодом х,. "1" с прямого выхода схемы 24 сравнения кодов откроет элемент И 19, а "0" с инверсного выхода закроет элементы И 16, 17. (f + 1}-й счетный импульс пройдет на вход начальной установки счетчика 189 установит в него код отсчета х. и увеличит на -1

"1" содержимое К-й ячейки блока 22 памяти. Такой подцикл опроса соответствует изменению сигнала с М,„„„ и нахождению его в каждом из f дифференциальных коридоров наименьшЬе время. При N ) 1 + 1 подциклы опроса повторяются В раз и содержимое ячеек от К до К вЂ” f увеличится íà D. Так 1м образом

3 счетчика 18. Коды отсчетов х, и х,., проверяются в двоичном компара торе 5 и схеме 24 сравнения кодов на выполнение условий.соответственно xl )(х их =x. В

i-1 1 i-1 зависимости от их выполнения зависит режим цикла счета. х, = х,, (Сигнал за время лс. находился в К-м дифференциальном коридоре, К = х,(лхд) "1" с прямого выхода схемы 24 сравнения кодов открывает элемент И 19 для прохождения счетных импульсов на вход начальной установки третьего счетчика 18. "0" . с инверсного выхода схемы 24 сравнения кодов закрывает элементы И 16, 17, блокируя тем самым суммирующий и вычитающий входы счетчика 18. Каждый из N счетных импульсов заносит в него код отсчета х,1 . Этот код с,выхода счетчика 18, подаваясь на адресный вход блока 22 памяти, опрашивает его К-ю ячейку. Содержимое этой ячейки увеличивается на "1" в комбинационном сум1аторе 23 и с его выхода подается на информационный вход блока 22 памяти и записывается в ту же ячейку счетным импульсом, задержанным элементом 21 задержки на величину, равную сумме времен установки кода отсчета х, в счетчик

18, срабатывания комбинационного сумматора 23 и считывания из блока 23 памяти. Т :ким образом, содержимое

К-й ячейки блока 22 памяти увеличи35 вается на число N, пропорциональное времени пребывания (в данном случае

4t,) сигнала в К-м дифференциальном коридоре. х, а х,, (Сигнал за время а t, находился в К-м (К вЂ” 1)-м, ..., (К—

f)-м дифференциальных коридорах, t = л х. /ахи) . На первом выходе двоич1 ного компаратора 5 появляется "!", 4 инвеэсного вью..ода схемы 24 сравнения кодов, открывает элемент И 17 для прохождения счетных импульсов на вычитающий вход счетчика 18. Логические . "0" со второго выхода двоичного компаратора 5 и с прямого выхода схемы

24 сравнения кодов .блокируют остальные входы счетчика 18. Первый в цикле обработки счетный импульс, пройдя на вычитающий вход счетчика 18, умень5 шит на "1 записанный в нем код отсчета х. . На выходе блока 22 памя1-1 ти появится содержимое (К вЂ” 1)-й

D = N/1 + 1 = Feat i/лх.

9 Рс / к 9

/М,ьх„ = В(М /М . )

 — / 199аКС 1i лх

Так как М„1 = х, /g с, и М« х /ht„„„9 то 0 = В 4С at н

Поскольку В и at„„„заранее известны, то число, записанное в каждую ячейку из 1 ячеек блока 22 памяти за

i-й цикл обработки, пропорционально времени пребывания сигнала в каждом из 1 дифференциальных коридоров.

x, ) х . Режим работы устройства аналогичен предыдущему, отличаясь тем, что счетчик 18, формирующий код адреса блока 22 памяти в подциклах опроса, суммирует счетные импульсы к установленному в нем коду х.„ . В подцикле опроса вычитающий вход счетчика 18 блокирован, так как элемент И 17 закрыт "0" с первого выхода двоичного компаратора

5. "1" со второго выхода последнего вместе с "1" с инверсного выхода схемы 24 сравнения кодов открывает элемент И 16 для прохождения в подцикле опроса счетных импульсов на суммирующий вход счетчика 18. Таким образом учитывается знак производ) 247896 ной исследуемого сигнала на инвервале ьс, .

При обработке отсчетов, переданных при аппроксимации сигнала полиномами нулевой степени, х, будет постоянным для интервалов дискретизации любой длительности.

При обработке данных с выхода неадаптивных ИИС будет постоянным

at; и, следовательно, число М.

Коды отсчетов и сопровождающие их импульсы могут поступать как с выхода блока воспроизведения на магнитной ленте, так и непосредственно с выхода информационна-измерительной системы (адаптивной или обычной).

Формула изобретения

Устройство для анализа распределений случайных процессов, содержащее блок памяти, группа выходов которого соединена соответственно с группой входов комбинационного сумматора, группа выходов которого подключена к группе информационных входов блока памяти, о т л и ч а ющ е е с я тем, что, с целью расширеник класса анализируемых путем обработки сигналов, аппроксимираванных полиномам.-", первой степени, оно содержит комп, P-триггер, генератор калибровочных импульсов, с первого по седьмой элементы И, первый и второй элементы ИЛИ, элемент задержки, генератор счетных импульсов, первый, второй и третий счетчики, схему сравнения кодов, первый и второй регистры, причем выход первого регистра подключен к информационному входу второго регистра, а также к первым входам компаратара и схемы сравнения кодов, выход второго регистра подключен к второму входу компаратора и к входу начальной ус» тановки первого счетчика, выход которого подключен к адресному входу бл ка памяти и второму входу схемы сравненчя кодов, выход генератора калибровочных импульсов подключен к первым входам первого и второго элементов И, выходы которых соединены с суммирующими входами соответственно второго и третьего счетчиков, выход генератора счетных импульсов соединен с первыми входами третьего и четвертого элементов И, выходы которых соединены с вычитающими входами соответственно второго и третьего счетчиков и соответственно — с первым и вторым входами первого элемента ИЛИ, инверсные выходы переноса второго и третьего счетчиков подключены к вторым входам соответственно третьего и четвертого элементов И, третий вход четвертого элемента И и второй вход первого элемента И

40 5 объединены и подключены к инверсному выходу Т-триггера, прямой выход которога соединен с третьим входом третьего и вторым входом второго элементов И, выход первого элемента ИЛИ подключен к первым входам пятого, шестого и седьмого элементов И непосредственно, а через элемент задержки — к входу управления записью бло;, ка памяти, вторые входы пятого и шестого элементов И соединены соответственно с выходами "Больше" и

It It

Мен ьше двоичного к омпар атора, а выходы пятого и шестого элементов И соединены соответственно с суммирующим и вычитающим входами первого счетчика, вход начальной установки которого подключен к выходу второго элемента ИЛИ, первый вход которого соединен с выходом седьмого элемента ИЛИ, второй вход которого подключен к прямому выходу схемы сравнения кодов, инверсный выход которой соединен с третьими входами пятого и шестого элементов И, при этом информационный вход первого регистра является информационным входом устройства., а вход синхронизации первого регистра объединен с одноименным входом второго регистра, вторым входом второго элемента ИЛИ, входом T-триггера и пацключен к шине синхронизации устройства.

1247896

Составитель Э.Сечина

Техред М.Ходанич Корректор А.Обручар

Редактор Н.Горват

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4128/50

Производственно-полиграфическое предприятие, r, р д, у

Ужго о л. Проектная, 4