Устройство для цифровой фильтрации

 

Изобретение относится к устройствам фил зтрации и может быть приме- . нено в системах,управления для фильтрации сигналов, поступающих с выходов измерительных устройств. Цель изобретения - увеличение быстродействия. Поставленная цель достигается за счет того, что устройство имеет в своем составе М вычислительных модулей, М умножителей на коэффициенты и сумматор , причем каждый вычислительный модуль содержит две группы элементов задержки, две группы умножителей на коэффициенты и сумматор с соответствующими связями между узлами устройства . 2 ил. IN9 4 СХ

„SU„„1248050 A1

СОЮЗ СОВЕТСКИХ

СО 1-1ИАЛИСТИЧЕСНИХ

РЕС1ЪБЛИК ш 4 Н 03 Н 17/04 6 06 F 15/353

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3840723/24-24 (22) О?.01.85 (46) 30.07.86. Бюл. Я 28 (72) О. П. Дедов, В. П. Зелененький, А, В. Поцелуев и И. М. Тихонов (53) 681 ° 32(088.8) (56) Дж. Лидич.Статистические оптимальные линейные оценки и управление.

М.: Энергия, 1973, с. 18?.

Цифровые фильтры в электросвязи . и радиотехнике./ Под. ред. Л. M. Гольденберга. М.: Радио и связь, 1.982, с. 6.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФИЛЬТРАЦИИ (57) Изобретение относится к устройствам фильтрации и может быть применено в системах, управления для фильтрации сигналов, поступающих с выходов измерительных устройств. Цель изобретения — увеличение быстродействия.

Поставленная цель достигается за счет того, что устройство имеет в своем составе М вычислительных модулей, M умножителей на коэффициенты и сумматор, причем каждый вычислительный модуль содержит две группы элементов задержки, две группы умножителей на коэффициенты и сумматор с соответствующими связями между узлами устройства. 2 ил.

Ф е

124805

Изобретение относится к устройствам фильтрации и может быть применено в системах управления для фильтрации сигналов, поступающих с выхода измерительных устройств. 5

Целью изобретения является увеличение быстродействия.

На фиг. 1 представлена блок-схема устройства для цифровой фильтрации; на фиг. 2 — блок-схема вычислительно- 10

ro модуля.

Устройство для цифровой фильтрации (фиг. 1) содержит информационный вход l, вычислительные модули 2, умножители 3 на коэффициент и сумма- 15 тор 4.

Вычислительный модуль (фиг. 2) содержит элементы 5 задержки (на время от T до NT) сумматор 6 и умножители 7 на коэффициент. 20

Устройство работает следующим образом.

С информационного входа 1 сигнал поступает на входы элементом 5 задержки модулей и через умножители 7 на коэффициент, находящиеся в первой цепи, на- входы сумматоров 6 модулей, на выходе сумматоров 6 модулей формируется оценка, которая через обратную связь поступает на вход парал- 30 лельных цепей, состоящих из последовательно соединенных элементов 5 задержки на время от Т до (N-1)T и умножителей 7 на коэффициент ° Через время Т на сумматор 6 будут поступать сигналы с информационного входа 1 через умножитель 7 на коэффициент, находящийся в первой цепи, и кроме этого сигналы с элемента 5 задержки на время Т в прямой и обрат- 40 ной цепи. ерез соответствующие умножители 7 на коэффициент.

Через время 2Т к трем задействованным цепям добавятся еще две — в прямой и обратной цепи, которые состоят из последовательно соединенных элементов 5 задержки на время 2Т и

0 2 умножителей 7 на коэффициент. Таким образом, в различные моменты времени НТ на вход сумматора 6 будет подключено N параллельных цепей. С выхода сумматоров 6 модулей через умножители 3 на коэффициент оценки, умноженные на весовые коэффициенты, поступают на вход сумматора 4, на выходе которого образуется оценка.

Формула изобретения

Устройство для цифровой фильтрации, содержащее первый вычислитель-. ный модуль, содержащий первую и вторую группы элементов задержки, первую и вторую группы умножителей на коэффициент и сумматор, причем выход

i-ro (i=1, N-1-, N-порядок системы). элемента задержки подключен к входу

i-ro умножителя на коэффициент первой группы, выход которого подключен к i-му входу сумматора, N-й вход которого подключен к выходу N-ro умножителя на коэффициент первой группы, вход которого объединен с входом элементов задержки первой группы и является информационным входом устройства, выход сумматора подключен к входу i-го элемента задержки второй группы, выход которого подключен к. входу i-го умножителя на коэффициент второй группы, выход которого подключен к (N+i)-му входу сумматора, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, в него введены M-1 вычислительных модулей, M умножителей на коэффициент и сумматор, )-й (1=1,M) вход которого подключен к выходу j-го умножителя на коэффициент, вход которого подключен к выходу сумматора

j-го вычислительного модуля, входы элементов задержки первой группы

k-го вычислительного модуля (k=2,М) объединены между собой и являются. информационным входом устройства.

1248050

Дцд, 2

Составитель А. Баранов

Техред М.Ходанич Корректор М. Демчик

Редактор М. Бандура

Заказ 4141/58 Тираж 816

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4