Устройство для определения центра массы плоской фигуры

 

Устройство относится к вычислительной технике и может быть использовано в системах цифровой обработки сигналов, определяют вэв е-е шенную сумму отсчетов входного сигнала и осуществляет ее нормировку на сумму отсчетов. Цель изобретения - увеличение быстродействия. Устройство содержит кольцевые счетчики, регистры , элементы логики, блок памяти, коммутаторы. 1 ил. а с 4 QD СЛ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК сю4 6F 1536

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ с.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3855398/24-24 (22) 11.02.85 (46) 07.08.86. Бюл. Ф 29 (71) Научно-исследовательский институт прикладных фиэических проблем им. А.Н.Севченко (72) Л.Н.Василевич, А.А.Коляда, Я.М.Отчик и В.И.Шуляк (53) 681.333 (088.8) (56) Авторское свидетельство СССР

9 877559, кл. G 06 F 15/36, 1981.

Авторское свидетельство СССР Ф 830401, кл. G 06 F 15/36, 1981.

„,ЯО,„, 1249541 А1 (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

ЦЕНТРА МАССЫ ПЛОСКОЙ ФИГУРЫ (57) Устройство относится к вычислительной технике и может быть использовано в системах цифровой обработки сигналов, определяют вэве шенную сумму отсчетов входного сигнала и осуществляет ее нормировку на сумму отсчетов. Цель иэобретенияувеличение быстродействия. Устройство содержит кольцевые счетчики, регистры, элементы логики, блок памяти, коммутаторы. 1 ил.

1249541 динены и подключены к вьгходу 4 синхронизатора 7 устройства.

Выход нулевого разряда регистра 9 подключен к входам сброса регистра 12 и счетчика 23, а выход (и-1)-го разряда подключен к второму входу элемента И 22, первый вход которого объединен с единичным входом триггера f7 а выход подключен к входу управления коммутатора 19 и счетному входу счетчика 23. Выходы триггеров 17 и 18 подключены соответственно к второму и третьему входам элемента ИЛИ-НЕ 21, выходом подклю15 ченного к управляющему входу приема кода счетчика 23.

Сумматор 15 осуществляет сложение двоичных чисел по модулю 2, где

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой обработки сигналов различного назначения для формирования вероятностных харак- 5 теристик случайных процессов, в част ности для определения центра массы плоских фигур.

Цель изобретения — увеличение быстродействия устройства. 19

На чертеже представлена структурная схема устройства.

20 где Ь, — разрядность отсчетов вхбД ного сигнала, через Jx(.обозначается наименьшее целое чисl ло, не меньшее х. В соответствии с этим коммутаторы 11 и 19 содержат по Ьд двухканальных мультиплексоров, а разрядность регистров 10 и 12 и счетчика 23 составляет Ь„ бит.

Управляющий блок коммутатора 11 подключен к выходу 5 синхронизатора, первый информационный вход коммутатора 11 объединен с вторым входом блока 20 умножения и подключен к выходу счетчика 23, Второй информационный вход коммутатора 11 объединен с входом блока 16 памяти и подключен к выходу регистра 12, вход управления приемом кода которого объединен с первым входом элемента ИЛИ-НЕ 21 и

40 подключен к выходу 6 синхронизатора, 1 выход коммутатора 11 подключен к второму входу сумматора 15, первым входом подключенного -к выходу входного регистра 10, Первый информационный вход коммутатора 19 объединен с информационным входом регистра 12 и подключен к прямому выходу сумматора 15. Второй информационный вход подключен к инверсному выходу сумматора 15, а выход — к информационному входу счетчика 23.

Блок 16 памяти обладает емкостью

2 2 слов разрядностью Ь = (b3 +b„ -1) бит, В память по адресу В е 1,2,..., 2 " -1 записывается константа ь,- (1

0(В) = (— — — -!

В э

Устройство содержит установочный вход, информационный вход, причем работа устройства обеспечивается сигналами управления: установки 1, сдвигом .2, тактом 3, записью 4, суммированием 5, переписью 6, поступающими соответственно с одноименных выходов синхронизатора 7> вход 8 константы коррекции устройства, N-разрядный сдвиговый регистр 9, где N — число отсчетов входного сигнала (для определенности М полагается нечетным), входной регистр 10, первый коммутатор 11. регистр. 12 суммы отсчетов входного сигнала, первый 13 и второй 14 кольцевые счетчики, первый сумматор 15, блок 16 памяти, первый

17 и второй 18 триггеры, второй коммутатор 19, блок 20 умножения, элемент ИЛИ-НЕ 21, элемент ИЛИ 22, счетчик 23, второй сумматор 24 и выход 25 устройства.

Счетчики 13 и 14 выполняют роль элементов задержки по и+1 тактов и1 (п=0 — 1, через (x) обозначается

Р целая часть действительного числа х).

В соответствии с этим их разрядность составляет (и+1) бит. Вход j-ro разряда (j = 0 1,..., и-1) кольцевого счетчика 13 подключен к выходу j-ro разряда сдвигового регистра 9, а вход () + 1)-го разряда кольцевого счетчика 14 подключен к .выходу (и+3+1)-ro разряда сдвигового ре.гистра 9. Вьгходы старшего разряда кольцевого счетчика 13 и младшего разряда кольцевого счетчика 14 подключены к единичным входам триггеров 17 и 18 соответственно, счетные входы счетчиков 13 и 14 объединены и подключены к выходу 3 синхронизатора, Управляющие входы приема кода счетчиков 13.и 14, входного регистра 10, нулевые входы триггеров 17 и 18 объе.

b, = ))од, (п(п+1) (2 -())(, где Ъе = )log, N(2 -1)/(, S — цеЬ. лый положительный масштаб, разрядностьь которого составляет Ь бит, через (x) обозначается ближайшее к х целое число, т.е.

1249541 ь- где (S 2 — абсолютно наименьЬ ший вычет, сравнимый с величиной S 2 < по модулю В, Q(B) — величина, определяемая соотношением (1). Подставляя (6) в (3), находим: (хj, если (x)< х с (х)+

jx(, если (x) + -6 õ()x(1

Блок 20 умножения служит для получения произведения чисел из множества -2 +1, -2 +- 2...,, 2 — 1 предЬ ставленных в дополнительном коде.

Первый вход блока 20 подключен к выходу блока 16 памяти, а выход груп-, пы разрядов, начиная с (Ь„-1)-го по (Ь +Ь„- 2)-ый соединен с первым входом второго сумматора 24 реализую1

Ь щего операцию сложения по модулю 2 ", где

Ъ„= е)1е@ /(n+1) (2 -1) /(.

Второй вход второго сумматора 24 подключен к входу 8 константы коррекции, а выход является выходом 25 устройства.

Функция предлагаемого устройства для определения центра массы плоской фигуры заключается в вычислении величины

4 х, 1е4 а

М

;«;х;

t-- ( (2) где S — положительный целый масштаб, х; — i-ый отсчет входного сигнала ц(а(О,1,...,Ü.-().

Добавляя и вычитая в правой части (2) величину (п+1}S, характеристику р можно представить в виде

А S

У = вЂ, — + (n+1) S, (3) 11 и где А = - (n-i+1)x +Q jx (4)

) с1

И

В =:Г: х;. (5) Согласно модифицированной, лемме

Евклида из теоремы делимости можно записать:

S 2 = tS 2 /, + Q(S) В, (6) А(Б 2 "! А 0(В)

P = — --- — --< — — + - - — +(n+1) Sр

В 2ü<= 1 2Ь1 — 4

Так как fA((2, à fS 2 то первое слагаемое в последнем (В соотношении не превосходит 1/2. Пре15 небрегая им получаем следующее рассчитанное соотношение для искомой характеристики: л А О(В)

g=p= - — — + (и+1) Б.

20 (7) Устройство работает следующим образом.

Обработка отсчетов отдельной реализации случайного процесса, несущего информацию о наблюдаемом объекте, .производится в два этапа. Первый этап занимает Н циклов, i-ый из которых соответствует отсчету х.(i=l 2,...,N).

) при этом на каждом цикле в течение и+1 тактов выполняются однотипные действия.

Перед первым циклом в сдвиговый регистр 9 через установочный выход 1 синхронизатора записывается код еди35 ницы, содержимое нулевого разряда регистра 9 ((,= 1) подается на входы сброса регистра 12 и счетчика 23, вследствие чего они обнуляются. На первом такте первого цикла по сигна"

4о лу Г = 1, поступающему с выхода 4 синхронизатора, во входной регистр 10 через информационный вход устройства принимается отсчет х„, содержимые и младших и и старших разрядов регист"

45 ра 9 передаются соответственно в кольцевые счетчики 13 и 14, а триггеры 17 и 18 обнуляются ° Затем на первый и второй информационные входы коммута- . тора 11 подаются соответственно со50 держимые счетчика 23 и регистра 12 (в текущий момент нулевые), а на вход управления выхода 5 синхронизатора подается сигнал Г = 1, благодаря чему на выходе коммутатора 11 появляется содержимое регистра 12, которое поступает на второй вход сумматора 15. На первый его вход с выхода регистра 10 подается отсчет

49541 (8) Г r, чг ° vr (9) В конце каждого. такта по сигналу,. подаваемому с выхода 3 синхронизатора на счетные входы кольцевых счетчиков 13 и 14, их содержимые сдвигаются соответственно на 1 бит влево и 1 бит вправо. Выдвинутые значения

4 1

Ь и о старшего и младшего разрядов кольцевых счетчиков 13 и 14 поступают соответственно на единичные входы тоиггеров 17 и 18.

На последующих п тактах цикла работы устройства описанные действия повторяются за исключением того, что, на выходы 4, 5 и б синхронизатора единичные сигналы не подаются (т.е.

Г = Г = Г4 = О), Согласно H3JIQKPHному в.ходе (j+1)-ro такта первого цикла (j = 1,2,...,п) на второй вход

S 12 х . В результате сумматор 15 получит

1 величину х +.О, которая с первого прямого выхода сумматора 15 поступа; ет на первый информационный вход коммутатора 19 и записывается в регистр 12 по сигналу Г„ = 1„ подаваемому на его управляющий вход выхода 6 синхронизатора. Обратный код величины х„ + 1 с второго (инверсного) выхода сумматора 15 поступает на второй информационный вход коммутатора 19, на вход управления которого подается сигнал вырабатываемый элементом И 22 по входным величинам Ь и 6„ „, поступающим соответственно с выходов п-го разряда кольцевого счетчика 13 и (n-1)-ro разряда сдвипового регистра 9. На данном такте Г = О, поэтому на выходе коммутатора 19 появляется величина, поданная на его информационный вход. Сформированный на выходе коммутатора 19 код поступает на информационный вход счетчика 23, однако в него записан не будет, так как на управляющий вход приема кода счетчика 23 с выхода элемента ИЛИНЕ 21 подается сигнал принимающий нулевое значение, в силу того, что на первый вход элемента

ИЛИ-НЕ 21 с шестого выхода синхрони-! затора подан сигнал Г = 1 ..(Г и

Г" — содержимое триггеров 17 и 18 со ответственно) .

Ь сумматора 15 через первый информационный вход коммутатора 11 поступит содержимое счетчика 23, т.е, величина (j-1) х . Складывая содержимое

1 х, входного регистра 10 и число (j 1)х, сумматор 15 получит величи1 ну jx„которая через первый информационный вход коммутатора 19 передается в счетчик 23. На вход уп— !

0 равления коммутатором 19 и управляющий вход приема кода счетчика 23 в рассматриваемом такте соответственно поступают сигналы: Г = О, Г = 1. Таким образом, по окончании !

5 первого цикла в регистре !2 сформируется код числа х,, а в счетчике 23 — код числа пх„.

В конце каждого цикла по сигналу Г„ = 1, подаваемому с выхода 2

20 синхронизатора, содержимое сдвигового регистра 9 сдвигается на 1 бит влево, и затем начинается очередной цикл, в течение которого выполняются описанные действия устройства.

На первом такте i-ro цикла (i

= 2,3,...n) сумматор 15 получает сумму первых i отсчетов входного сиг-ЧИ нала:Е . х и она записывается в ре6=1

Р. гистр !2, а по окончании (и-i+2)-го такта i-ro цикла в. счетчике 23 будет получена взвешенная сумма х отсчетов сигнала: . .(n-2+1)х, На первом

6=4 такте i-го цикла (i = 1,2,...,n) в кольцевом счетчике 13 единица будет записана в (i-1)-ом разряде. Поэтому по истечении (n-i+2) также единица с выхода старшего разряда кольцевого счетчика 13 поступит на единичный

40 вход триггера 17, вследствие чего на всех последующих тактах цикла выходной сигнал Г элемента,ИЛИ-НЕ 21 ь принимает нулевое значение (9). Это приводит к блокировке записи информа45 ции в счетчик 23, т,е, указанные такты i-ro цикла являются холостыми, Во втором такте и-го цикла на первый и второй вход элемента и 22 поступают единичные сигналы (6 =6„ „=1), благодаря чему на управляющий вход коммутатора 19 и счетный вход счетчика 23 будет подан сигнал Г

5 (8) . В результате в счетчик 23 через второй информационный вход коммутатора 19 поступит обратный код величины †:Е (п-i+1)x;, формируемой в

S= 1 данном такте на инверсном выходе

7 1249541 сумматора 15. После добавления едини- с цы в счетчик 23 сформируется дополв нительный код первого слагаемого со- но отношения (4). IIo окончании N-го ме цикла работы устройства в регистре 12 5 не будет получена величина В (5), а в ге счетчике 23 — дополнительный код ве- ра личины А (4), при этом в ходе и по- о следних циклов необходимая последо- с вательнссть сигналов управления за- 10 не писью информации в счетчик 23 выра- ря батывается при помощи кольцевого от счетчика 14 и триггера 18. вт

После вычисления величины А и B предлагаемым устройством может быть начата обработка отсчетов новой реализации исследуемого процесса. Одновременно с этим устройством реализуется второй этап процедуры фор- 20 мирования характеристики р (7) для текущей реализации процесса. С этой целью величина В с выхода регистра 12 подается на адресный вход блока t6 памяти, откуда по адресу В считыва- 25 ется двоичный код константы Q(B) (1), который с выхода блока 16 поступает на первый вход блока 20 умножения, а на второй его вход с выхода счетчика 23 подается дополнительный код числа А. Блок 20 умножения находит произведение А Q(B) и его старшая

А Q() часть (целая часть дроби — — — — )

2ъ поступает на первый вход сумматора 24.З5 на второй вход 8 которого подается константа (и+1) S. Складывая входные величины сумматор 24 определяет искомую характеристику /(7). Код велил чины р снимается с выхода 25 устрой- 40 ства и на этом процесс обработки.текущей реализации исходного процесса заканчивается, Предлагаемое устройство определяет взвешенную сумму отсчетов, входного 45 сигнала и осуществляет ее нормировку, на сумму отсчетов, при этом обеспечивается возможность совмещения во времени обработки смежных реали- заций исследуемого случайного про- . 50 цесса, Формула изобрет.ения

Устройство для определения центра массы плоской фигуры, содержащее входной регистр, первый кольцевой.8 четчик, первый сумматор, первым ходом подключенный к выходу входго регистра, первый триггер и эле-. нт И, первый вход которого объедин с единичным входом первого тригра и подключен к выходу старшего зряда первого кольцевого счетчика, т л и ч а ю щ е е с я тем, что, целью увеличения быстродействия в го введены синхронизатор, М-раздный сдвиговый регистр (И вЂ” число счетов входного сигнала), первый и орой коммутаторы, регистр суммы отсчетов входного сигнала, второй

il

, кольцевой счетчик, блок памяти, второй триггер, блок умножения, элемент ИЛИ-НЕ, счетчик и второй сумма- тор, при этом входы и младших разрядов первого кольцевого счетчика (и— целая часть величины N/2) подключены к выходам одноименных разрядов Nразрядного сдвигового регистра, входы п старших разрядов второго кольцевого счетчика подключены соответственно к выходам и старших разрядовсдвигового регистра, а выход младшего разряда второго кольцевого счетчика подключен к единичному входу второго триггера, первый информационный вход первого коммутатора объединен с вторым входом блока умножения и подключен к выходу счетчика, второй информационный вход первого коммутатора объединен с входом блока памяти и подключен к выходу регистра суммы отсчетов входного сигнала, а выход соединен с вторым входом первого сумматора, первый информационный вход второго коммутатора объединен с входом регистра суммы отсчетов входного сигнала и подключен к прямому выходу первого сумматора, второй информационный вход второго коммутатора подключен к инверсному выходу первого сумматора, а выхОд — к информационному входу счетчика, счет- ный вход которого объединен с управляющим входом второго коммутатора и подключен к выходу элемента И, первый вход блока умножения подключен к выходу блока памяти, а выход— к первому входу второго сумматора, выходы первого и второго триггеров подключены соответственно к второму и третьему входам элемента ИЛИ-HE выход которого подключен к входу управления приемом кода счетчика, вто|рой вход элемента И подключен к вы12495

cd иий

Составитель В.Орлов

Техред B.Кадар Корректор М.Демчик

Редактор С.Патрушева

Заказ 4327/51 Тираж б71 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r.Ужгород, ул. Проектная, 4

° 9, ходу (n-1)-го разряда N-разрядного сдвигового регистра, информационный вход и вход управления сдвигом которого подключены соответственно к первому и второму выходам синхронизатора, выход нулевого разряда Nразрядного сдвигового регистра подключен к входам сброса регистра суммы отсчетов входного сигнала и счетчика, счетные входы кольцевых счет- 10 чиков объединены и подключены к третьему выходу синхронизатора, информационный вход входного регистра является информационным входом .устройства, .входы управления приемом 15 кода входного регистра, первого и второго кольцевых счетчиков, нулевые входы триггеров объединены и подключены к четвертому выходу синхронизатора устройства, управляющий вход первого коммутатора подключен к пятому выходу синхронизатора, вход управления приемом кода регистра суммы отсчетов входного сигнала и первый вход элемента ИЛИ-НЕ объединены и подключены к шестому выходу синхронизатора, второй вход и выход второго сумматора являются соответственно входом задания константы коррекции и выходом устройства,