Декодирующее устройство

 

Изобретение используется в системах вычислительной техники, где применяется запись информации на магнитный носитель, и позволяет расширить функциональные возможности путем обеспе чения декодирования сигналов, записанных в коде 2/7. Декодирующее устройство содержит четыре элемента памяти, злемент НЕ, четыре элемента ИЛИ и четыре дешифратора. Введение пятого элемента ИЛИ и пятого дешифратора и соответствзтощее выполнение дешифраторов обеспечивают декодирование сигнала, записанного в коде 2/7 (код с ограниченной длиной пробела ) , с задержкой на три такта , 5 з.п. ф - лы , 3 ил., 3 табл. to 4

СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (59 4 Н 03 M 7 46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Ф С

° °

° Ф р

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К ASTOPCKOMY СВИДЕТЕЛЬСТВУ (21) 3837204/24-24 (22) 02.01.85 (46) 07.08.86. Бюл. В 29 (72) А.И. Дралин, Н.А. Череватова, В.И. Михайлов, А.М. Дудкин, Г.М.Архипов и В.Е. Целин (53) 681.325(088.8) (56) Заявка Великобритании В 1440280, кл. Н 03 К 1.3/00, 23.06.76.

Патент США Ф 4115768, кл. Н 03 К 13/24, 19.09.78..

Заявка ЕПВ Р 0031638, кл. Н 03!К 13/258, 08.07.81. (54) ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО (57) Изобретение используется в системах вычислительной техники, где

„.SU„„1249707 А 1 применяется запись информации на магнитный носитель, и позволяет расширить функциональные возможности путем г обеспечения декодирования сигналов, записанных в коде 2/7. Декодирующее устройство содержит четыре элемента памяти, элемент НЕ, четыре элемента ИЛИ и четыре дешифратора. Введение пятого элемента ИЛИ и пятого дешифратора и соответствующее выполнение дешифраторов обеспечивают декодирование сигнала, записанного в коде 2/7 (код с ограниченной длиной пробела ), с задержкой на три такта, 5 з.п. ф — лы, 3 ил., 3 табл.

Элемент с выходом

Дешифратор

2 . (3

Инверс Пря- Инверс Пря Инверс Пря Вы- Вход ный мой ный мой ный мой ход верс- ПряпФ мой 11 (первый) 1

5 6

7 8

4 7

4 10

4 5

4 5

8 3

2 3

2 3

2 3

12 (второй) 1

9 5 6

13 (третий) 1 l4 (четвертый) 1

15 (пятый) 1

8 9

6 . 7

6 7

4 5

Вход элемента НЕ 5 является информационным входом 18 устройства, выход пятого элемента ИЛИ 10 является выходом 19 устройства. Элементы 1-4 памяти могут быть выполнены на D-триггерах.

Каждый из дешифраторов 11-15 представляет собой набор элементов И, выходы которых являются выходами этого дешифратора. Входы элементов.И в каждом дешифраторе соединены с его входами в соответствии с кодом 2/7, в котором записан входной сигнал. Предназначенный для записи на магнитном носителе код 2/7 обладает максимальной информативностью 3 бита на один переход намагниченности и имеет подряд минимум два и максимум семь нулевых бит между единичными битами. При этом таблица истинности для декодирующего устройства .имеет вид, приведенный в табл. 2.

Кодированная инфор40 мация на входе

Декодированная информация на выходе

0100

010

45 100100

00100100

0010

001000 .

011

00001000

0011

000

000100

В соответствии с этим дешифраторы 11 — 15 содержат соответственно

1 1249707 3

Изобретение относится к вычисли- тый и дешифраторы 11-15 с первого по тельной технике и может быть приме-, пятый. Выходы каждого из дешифратонено, например, в системах с записью ров 11-15 соединены с входами соотинформации на магнитный носитель. ветствующего из элементов ИЛИ 6-10, Цель изобретения — расширение функ-5 выход каждого из элементов ИЛИ 6-9 циональных возможностей путем обес- с первого по четвертый подключен к печения декодирования сигналов в информационному входу соответствуюкоде 2/7. щего из элементов 1-4 памяти. Входы На фиг. 1 приведена функциональ- синхронизации и обнуления всех эленая схема устройства; на фиг. 2 — !О ментов 1-4 соответственно объединесхемы дешифраторов с первого по пя- ны и подключены к тактовому и устатый; на фиг. 3 — временные диаграм- новочному входам 6 и 17 устройства. мы работы устройства. Прямой и инверсный выходы каждого

Декодирующее устройство (фиг. )) из элементов 1-4 памяти, а также содержит элементы 1-4 памяти с пер- !5 вход и выход элемента НЕ 5 соединены ,вого по четвертый, элемент НЕ 5, с входами дешифраторов 1!†!5, ука" элементы ИЛИ 6-10 с первого по пя- занными в табл, 1. .Таблйца 1 з !249707 четыре элемента И 20-23, пять элементов И 24-28, три элемента И 2931, пять элементов И 32-36 и два элемента И 37 и 38 (фиг. 2 а-д).

Декодирующее устройство работает следующим образом.

Перед началом работы все элементы 1-4 памяти устанавливаются в нулевое состояние сигналом с установочного входа 17. Кодированная инфор- l0 мация (фиг. Ça) поступает на информационный вход 18 устройства, синхро3 сигналы (фиг. Зб) — на его тактовый вход. Сигналы с прямых выходов элементов 1-4 (фиг. 3 в-е) и соответст- 15 вующие им инверсные сигналы с инверсных выходов этих-же элементов

1-4 параллельно поступают на соответствующие входы дешифраторов 11-!5.

Перечень сигналов на выходах элемен- 20 тов И 20-38 и элементов ИЛИ 6-10 (в обозначениях фиг. 3) соответствие этих сигналов сигналам на входах ука-. занных элементов в тех же обозначениях (даны в табл. 3.) 25

Продолжение табл. в где

У в ге

30 т+у+ф в г д

32 вгд ав гд

35 авгд п+ц+ч+ш+щ

33 авге

37 вгд

10 я э+ю

Единичные сигналы с элементов ИЛИ 6-9 (фиг. Зл,с,х,sr) устанавливают соответствующие элементы 1-4 памяти в единичное состояние, если они перед этим были в нулевом состоянии, или подтверждают единичное состояние элементов 1-4, если их предыдущее состояние также быпо единичньм. Выходной сигнал элемента ИЛИ 10 (фиг. Зя) представляет собой декодированный сигнал, которьй для достижения однозначности декодирования задерживается на три такта относительно кодированного сигнала на входе устройства.

Т абли.цаЗ

35 вгд

20 вгд ав где 40

21 ав где

Формула изобретения

1. Декодирующее устройство, содержащее элементы памяти с первого по четвертый, дешифраторы с первого. по четвертый, элементы ИЛИ с первого

xto четвертый и элемент НЕ, инверсный выход первого элемента памяти

50 соединен с первыми входами всех дешифраторов, прямой выход первого элемента памяти и инверсный н прямой

9 выходы второго элемента памяти соединены соответственно с вторыми, 55,третьими н четвертыми входами второго, третьего и четвертого дешифраторов, инверсный выход третьего элеемента памяти соединен с пятыми ж+з+и+к

28 где

27 вге н ав где

as где

26, 36 ав.где.25

7 м+и+о+п+р

31 где т

707 6

S 1249 входами третьего и четвертого дешифраторов, прямой выход третьего элемента памяти подключен к шестому входу четвертого дешифратора, выход элемента НЕ соединен с вторым входом первого и пятым входом второго

5 дешифраторов, вход элемента НЕ объединен с шестым входом второго и седьмым входом четвертого дешифраторов, выходы каждого дешифратора подключены к входам соответствующего элемента ИЛИ, выход которого соединен с информационным входом соответствующего элемента памяти, входы синхрониэации и обнуления всех элементов памяти соответственно объединены и подключены к тактовому и установочному входам устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей путем обеспечения декодирования сигналов в коде 2/7, в него введены пятый элемент ИЛИ и пятый дешифратор, выходы которого подключены к входам пятого элемента ИЛИ, выход которого является выходом устройства, первый, второй и третий входы пятого дешифратора объ-. единены соответственно с первыми, третьими и четвертыми входами остальных дешифраторов, четвертый вход пятого дешифратора объединен с пятым входом первого, седьмьвч входом второго и шестым входом четвертого дешифраторов, пятый вход пятого дешифратора объединен с шестыми входа- З5 ми первого и третьего, восьмым входом второго и седьмым входом четвертого дешифраторов, шестой вход пятого дешифратора объединен с девятым входом второго и седьмым входом третьего дешифраторов и подключен к прямому выходу четвертого элемента памяти, седьмой вход пятого.дешифратора соединен с выходом элемента НЕ, вход которого является информационным входом устройства, седьмой вход первого и десятый вход второго дешнфраторов объединены с пятым входом третьего дешифратора, восьмой вход первого дешифратора объединен с вто- 5О рым входом второго дешифратора.

2. Устройство по и. 1, о т л и—, ч а ю щ е е с я тем, что первый дешифратор выполнен на четырех элементах И, выходы которых являются выхо- дами первого дешифратора, первые входы первого и второго элементов И объединены и подключены к первому входу первого дешифратора, первый вход третьего и второй вход второго; элементов И объединены и подключены к второму входу первого дешифратора, третий вход которого и первый вход четвертого элементов И объединены и подключены.к третьему входу первого дешифратора, вторые входы первого и третьего элементов И объединены и подключены к четвертому входу первого дешифратора, третий вход первого и второй вход четвертого элементов И объединены и подключены к.пятому входу первого дешифратора, четвертый вход второго и третий вход третьего элементов И объединены и подключены к шестому входу первого дешифратора, пятый вход. второго и четвертый вход третьего элементов И объединены и подключены к седьмому входу первого дешифратора, пятый вход третьего и третий вход четвертого элементов И объединены и подключены к восьмому входу первого дешифратора.

3. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что второй дешифратор выполнен на пяти элементах И, выходы которых являются выходами второго дешифратора, первые входы первого и второго элементов И объединены и подключены к первому входу второго дешифратора, первые входы третьего и четвертого элементов И объединены и подключены к второму входу второго дешифратора, второй вход третьего и первый вход пятого элементов И объединены и подключены к третьему входу второго дешифратора, вторые входы первого, второго и четвертого элементов И объединены и подключены к четвертому входу второго дешифратора, третьи входы второго и третьего элементов И объединены и подключены к пятому входу второго дешифратора, третий вход первого элемента И является шестым входом второго дешифратора, четвертые входы первого и второго элементов И объединены и подключены к седьмому входу второго дешифратора, пятый вход второго и четвертый вход третьего элементов И объединены и подключены к восьмому входу второго дешифратора, пятый вход первого, третий вход четвертого и второй вход пятого элементов И объединены и подключены к девятому входу второго дешифратора, пятый вход третьего и третий вход пятого элементов И объединены и

12 подключены к десятому входу- второго дешифратора.

> 4. Устройство по и. 1, о т л и ч а io щ е е с я тем, что третий дешифратор выполнен на трех элементах И, выходы которых являются выходами третьего дешифратора, первые входы первого и второго элементов И являются соответственно первым и вто рым.входами третьего дешифратора, второй вход первого и первый вход третьего элементов И объединены и подключены к третьему входу третьего дешифратора, второй вход второго элемента И является четвертым входом третьего дешифратора, третий вход первого и второй вход третьего элементов И объединены и подключены к пятому входу третьего дешифратора, третьи входы второго и третьего элементов И объединены и подключены к шестому входу третьего дешифратора, четвертый вход первого элемента И является седьмым входом третьего дешифратора.

5. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что четвертый дешифратор выполнен на пяти элементах И, выходы которых являются выходами четвертого дешифратора, первые входы первого и второго элементов И объединены и подключены к первому входу четвертого дешифратора, первые входы третьего, четвертого и пятого

49707 8 элементов И объединены и подключены к второму входу четвертого дешифра-. тора, вторые входы первого, четвертого и пятого элементов И объедине5 ны и подключены к третьему входу четвертого дешифратора, вторые входы второго и третьего элементов И объединены и подключены к четвертому входу четвертого дешифратора, третьи

1р входы третьего и пятого элементов И объединены и подключены к пятому входу четвертого дешифратора, третьи входы первого, второго и четвертого элементов И объединены и подключены к шестому входу четвертого дешифратора, четвертый и пятый входы пятого элемента И являются соответственно седьмым и восьмым входами четвертого дешифратора, четвертые входы що второго и четвертого элементов И объединены и подключены к девятому входу четвертого дешнфратора.

6. Устройство по п. I, о т л и—

25 ч а ю щ е е с я тем, что пятый дешифратор выполнен на двух элементах И, выходы которых являются выходами пятого дешифратора, входы с первого по четвертый первого элемента И и входы с первого по третий второго элемента И являются соответственно перв,м, третьим, пятым, седьмым, вторым, четвертым и шестым входами пятого дешифратора.

1249707

Фиг. 2

Puz. я

Составитель О. Рев инский

ТехредВ.Кадар . Корректор М. Демчик

Редактор Н. Бобкова

Заказ 4339/59 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4