Многоканальное устройство приоритета
Изобретение относится к вычислительной технике, в ;частности к устройствам приоритета. Цель изобретения - расширение функциональных возможностей. Многоканальное устрой- :ство приоритета содержит два триггера , четьфе злемента И элементы ИЛИ, НЕ, формирователь импульсов, генератор импульсов счетчик импульсов . Новым в устройстве является введение четвертого элемента И , генератора импульсов и счетчика, что позволяет обеспечить оперативное изменение приоритета. 1 ил
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН (19) (11) А1 (51) 4 G .06 F /46.
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСХОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3859457/24-24 (22) 25.12.84 (46) 15.08.86. Бюл. Ф 30 (71) Дагестанский политехнический институт (72) О.М. Омаров и М,10. Бондаренко (53) 681.325 (088.8} (56) Патент CIIIA У 3629854, кл. 340172.5, опублик. 1968.
Авторское свиДетельство СССР
У 798839, кл. G 06 Г 9/46, 1981. (54) МНОГОКАНАПЬНОЕ УСТРОЙСТВО ПРИО
РИТЕТА (57) Изобретение относится к вычислительной технике, в . частности к устройствам приоритета. Цель изобретения — расширение функциональных воэможностей. Многоканальное устройство приоритета содержит два триггера, четыре элемента И; .элементы
ИПИ, НЕ, формирователь импульсов, генератор импульсов1 счетчик импульсов. Новым в устройстве является введение четвертого элемента И; генератора импульсов и счетчика, что позволяет обеспечить оперативное изменение приоритета. 1 ил1
1251081
Изобретение относится к вычислительной технике, в частности к устройствам приоритета, и может быть использовано в вычислительных системах с несколькими проЦессами,, использующими через единую магистраль общие внешние устройства, Цель .изобретения - расширение функциональных возможностей за счет обеспечения оперативного изменения приоритета.
На чертеже представлена структурная схема предлагаемого устройства.
Устройство содержит процессоры 1, внешние устройства 32 (или блоки памяти), общую магистраль 3. Многоканальное устройство 4 приоритета содержит каналы 5, объединенные связью 6 (линия занятия магистрали), входы 7 сброса устройства, выходы
8 прерывания, входа 9 задания приоритета, запросные входа 10 устройства, вход-выход 11 канала, а каждый канал содержит триггеры 12 и 13, элементы
И 14 - 17, элемент ИЛИ 18, элемент
НЕ 19, формирователь 20 импульсов, генератор 21 импульсов, счетчик 22.
Устройство работает следующим образом, В исходном состоянии, когда общая магистраль 3 не занята и нет запросов со стороны процессоров 1, на линии 6 занятия магистрали 3 находится высокий потенциал, триггеры 12, 13 т. и счетчик 22 сброшены. При появле нии запроса в одном из процессоров
1 на входе 10 появляется положитель ный потенциал, который в подключенном к нему. канале 5 устанавливает в единичное состояние триггер 13 и через элементы И 14 и ИЛИ 18 включает триггер 2, сигнал с единичного выхода которого соединен с первым входом элемента И 17, а также через формирователь 20 устанавливает нулевой потенциал на линии 6 занятия магистрали, которая в этом состоянии фиксирует занятие общей магист.
Рали 3. Этот сигнал через. элемент
НЕ 19 поступает.на„второй вход элемента И 17, сигнал с выхода которого по выходу 8 прерывания изве- щает Процессор 1 о том, что.магистРаль 3 процессором l занята, формирователь 20 осуществляет формирование импульсов по мощности, длительности и их инверсию, Формирователь
20 выполняется с открытым коллекто10
3S
55 ром на.выходе и мажет быть реализован любым из известных способов, в частности элементов НЕ с открытым коллектором. Параллельное подключение нескольких формирователей 20 к линии 6 занятия магистрали позволяет формировать сигнал на этой линий в соответствии с функцией логического элемента ИЛИ с инверсией, причем отключение питания формирователя 20 не влияет на общее состояние линии 6 занятия магистрали.
После выполнения сеанса связи процессора 1, занявшего общую магистраль 3, с одним из внешних устройств 2 по общей магистрали 3 на входе 7 появляется импульс сброса, который устанавливает триггеры
12 и 13 в исходное состояние. Триггер 12 через формирователь 20 устанавливает на линии 6 занятия магистрали положительный потенциал, кото» рый сигнализирует остальным каналам
5 о том, что общая магистраль 3 свободна. Ясли сигналы запроса от нескольких процессоров 1 приходят в интервале времени, когда общая магистраль 3 занята, при этом устанавливается в единицу триггер 13, а установка триггера 12 блокируется на входе элемента И 14 нулевым потенциалом, приходящим с линии 6 занятия магистрали. Далее процессоры
1 (выдавшие, запросы на занятия магистрали) продолжают выполнение. своей программы, В момент освобождения общей магистрали 3 на линии
6 занятия магистрали .появляется положительный потенциал, который по переднему фронту через элемент И
16 запускает генератор 21, импуль- . сы которого начинают поступать на счетный вход счетчика 22, После прохождения определенного количества импульсов (определяемых коэффи- . циентом пересчета счетчика 22) на выходе счетчика 22 появляется высокий потенциал, который через элементы
И 15 и ИЛИ 16 устанавливает триггер
12 в единичное состояние. Далее единичный выход триггера 12 через формирователь 20 устанавливает на линии
6 занятия магистрали нулевой пОтенциал, сигнализирующий о занятии общей магистрали 3 а остальным процессорам 1 блокирует возможность установления в каналах 5 триггера 12. Этот же сигнал через эле
1251081 мент НЕ 19 поступает на второй вход элемента И 17, сигнал с выхода которого по выходу 8 прерывания извещает процессор I о том, что общая магистраль 3 процессором 1 занята. ,Приоритет процессора 1 определяется интервалом времени от начала поступления импульсов на счетный вход счетчика 22 до момента появления единичного потенциала на выходе счетчика, 10 т.е. коэффициентом пересчета счетчика 22, при этом чем выше коэффициент пересчета счетчика (тем больше интервал времени), тем ниже приоритет процессора. Коэффициент пересче- 1 та счетчика 22 задается процессором по входу 9 и может изменяться.
Формула изобретения
Многоканальное устройство прис- 20 ритета, содержащее в каждом канале ,два триггера, три элемента И, элементы ИЛИ, НЕ, формирователь импульсов, причем вход сброса первого триггера канала соединен с соответствую- 25 щим входом сброса устройства, выход первого триггера канала соединен с входом формирователя импульсов канала и с первым входом первого элемента И канала, выход формирователя им- 3р пульсов канала через элемент HE соединен со вторым входом первого элемента И и с первым входом второго элемента И, каждый запросный вход устройства соединен с входом установ35 ки второго триггера и с первым входом третьего элемента И соответствующего канала, выходы формирователей импульсов каналов объединены между собой, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей sa счет обеспечения, оперативного изменения приоритета, оно содержит в каждом канале четвертый элемент И, генератор импульсов и счетчик, причем вход сброса счетчика канала соединен с соответствующим- входом сброса устройства и входом сброса второго триггера, выход которого соединен с первым входом четвертого элемента И; второй вход которого .,соединен с выходом формирователя импульсов и вторым входом третьего элемента И, выход четвертого элемента И канала соединен с входом запуска генератора импульсов, выход которого соединен с счетным входом счетчика, выход счетчика соединен с вторым входом второго элемента И, информационный вход счетчика соединен с соот, ветствующим входом задания приоритета устройства, выход первого элемента
И канала соединен с соответствующим выходом: прерывания устройства, выходы второго и третьего элементов
И канала соединены соответственно с первым и вторым входами элемента
ИЛИ, выход которого соединен с входом установки первого триггера.
1251081
Составитель F . Пономарева
Редактор Т. Иитейко Техред И,Гайдош Корректор N. Самборская
Заказ 4412/46 Тираж 67 II Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Иосква, Ж-35, Раушская иаб., д. 4/5
Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4
