Устройство для регистрации неисправных блоков

 

Изобретение относится к вычислительной технике и может быть использовано для диагностики состояния дискретных узлов вычислительных машин . Целью изобретения является повышение быстродействия устройства за счет параллельного опроса всех кситролир емых блоков. Устройство также обеспечивает визуальное отображение динамического изменения состояния контролируемых блоков. Устройство содержит генератор импульсов, триггер, блок индикации,п элементов НЕ и п 3jieMeHTOB И, h -1 блоков элементов ЗАПРЕТ, два элемента задержки, п -1 блоков выделения единиц, h шифраторов , п регистров, где - число проверяемых блоков. 3 ил. J3 О) о со ел

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„ЯО„„1260959 А 1 дбР 4 G 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К AST0PCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ HOMHTET СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3868793/24-24 (22) 14.03.85 (46) 30.09.86. Бьзл. И 36 (72) Л.В. Друзь, Ю.П. Рукоданов, Б.В. Солнцев и М.В. Гребенников .(53) 681.3(088.8) (56) Авторское свидетельство СССР

У 860074, кл. G 06 F 11/00, 1979.

Авторское свидетельство СССР

У 723578, кл. G 06 F 11/00, 1978. (54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ НЕИСПРАВНЫХ БЛОКОВ (57) Изобретение относится к вычислительной технике и может быть использовано для диагностики состояния дискретных узлов вычислительных машин. Целью изобретения является повышение быстродействия устройСтва за счет параллельного опроса всех кснтролируемых блоков. Устройство также обеспечивает визуальное отображение динамического изменения состояния контролируемых блоков. Устройство содержит генератор импульсов, триггер, блок индикации,п элементов НЕ и элементов И, tl -1 блоков элементов

ЗАПРЕТ, два элемента задержки, и -1 блоков выделения единиц, ь шифраторов, и регистров, где и — число проверяемых блоков. 3 ил.

1260959

Изобретение относится к вычислительной технике и может быть использовано для диагностики состояния дискретных узлов вычислительных устройств.

Целью изобретения является повышение быстродействия устройства за счет параллельного опроса всех контролируемых блоков.

На фиг. I приведена функциональная схема предлагаемого устройства; на фиг. 2 — схема блока вьделения единиц; на фиг. 3 — схема блока элементов ЗАПРЕТ.

Устройство (фиг. 1) содержит и элементов НЕ 1, и элементов И 2, т -1 блоков вьделения единиц 3-1, 3-2,. ° ., -1 блоков элементов ЗАПРЕТ. 4-1,..., шифраторов 5-1, 5-2,..., 5-п, и регистров 6-1, 6-2,..., б-п, блок индикации 7 с ячейками 7-1, 7-2,..., 7-6, триггер 8, первый и второй элементы задержки 9 и t0 генератор импульсов 11.

Блоки выделения единиц (фиг.2) содержат элементы ИЛИ 12, ЗАПРЕТ 13, И 14 и задержки 15. Блоки элементов

ЗАПРЕТ содержат элементы ЗАПРЕТ 16.

При подаче на входы А, В, блока вьделения единиц набора из единичных и нулевых сигналов блок вьделяет только один единичный сигнал, поступающий на крайний вход, редьдущий по отношению ко всем последующим входам, на которые подаются также единичные сигналы. Например, при подаче единичных сигналов на входы А и сигнал на входе А через цепь последовательно включенных элементов ИЛИ 12 закрывает элементы

ЗАПРЕТ 13, и сигнал с входа 1 на выход ь не проходит, При подаче сигналов на входы блока с выхода последнего элемента ИЛИ

12 выдается сигнал, задержанный элементом задержки 15 на время, учитывающее окончание переходных процессов в блоке, и поступающий на входы элементов И 14. При этом открывается первый элемент И 14, и сигнал А проходит на выход А блока. Каждый из последующих блоков 3-2, 3-3,... содержит на одну группу элементов ИЛИ

12, ЗАПРЕТ 13 И 14, меньше чем предыдущий блок.

Прямые входы элементов ЗАПРЕТ блока элементов ЗАПРЕТ образуют группу

55 информационных входов блока, а инверсные входы — группу управляющих входов блока. Каждый последующий блок

4-2, 4-3,... содержит на один элемент

ЗАПРЕТ меньше, чем предьдущий блок.

Последний блок 4-h-1 содержит один элемент ЗАПРЕТ.

Блок индикации 7 содержит цифровые индикаторы 7-1, 7-2,. ° ., 7-ь на которых отображаются номера неисправных блоков, Устройство работает следующим образом.

Контролируемые дискретные блоки

А, В,.. °,h выдают сигналы исправности в виде логической "1" или неисправности в виде логического "0 по соответствующим входным цепям А,В, ° .., устройства. Эти сигналы инвертируются элементами НЕ 1, и единичные сигналы, соответствующие только неисправным блокам, подаются на входы соответствующих элементов И 2. При включении генератора импульсов 11 последний вырабатывает последовательность импульсов для периодического параллельного опроса всех блоков и периодического обновления информации о состоянии этих блоков. В каждом такте импульс генератора l1 устанавливает в единичное состояние триггер 8, сигнал с выхода которого открывает элементы И 2. Единичные сигналы от неисправных блоков подаются через элементы И 2 параллельно на входы первого блока вьделения единиц

3-1. Например, при неисправности блоков В, единичные сигналы подаются на входы В, а блока 3-1. Блок 3-1 вьделяет из поступившей комбинации единичных сигналов только один единичный сигнал В, который поступает на выход В блока 3-1, При этом на ! блок элементов ЗАПРЕТ 4-1 подаются сигналы, действующие на входах В, блока 3-1 и сигнал, действующий на выходе В блока 1. С помощью блоков элементов ЗАПРЕТ исключаются из анализа сигналы, прошедшие через соответствующие блоки вьделения единиц. Так как сигнал и единственный на входе блока 3-2, он поступает на его выход>,1. С выходов блоков 3-1 и 3"2 указанные сигналы возбуждают соответствующие входы шифраторов

5-1, 5"2. Шифраторы 5 формируют коды, необходимые для засвечивания соответствующих цифровых индикаторов

1260959

7. Эти коды с выходов шифраторов 5 подаются на информационные входы регистров 6-1, 6-2. Тактовый импульс генератора 11, задержанный элементом задержки 9 на время переходных процессов в устройстве, разрешает запись кодов в регистры 6-1, 6-2. С выкодов регистров 6-1, 6-2, эти коды подаются на цифровые индикаторы 7-1, 7-2, на которых инди о цируются номера неисправных блоков

В,п . В этом же такте импульс с выхода элемента задержки 9 через элемент задержки 10 обнуляет триггер 8, который закрывает элементы И 2, и опрос блоков прекращается. В следующем такте опроса устройство работает аналогично. В случае изменения состояния проверяемых блоков, это измененное состояние будет отображено ин- н дикатором 7 следующим образом. Например, при неисправности блока А в следующем такте дополнительно к блокам В,tl на индикаторе 7-1 отображается номер блока A на индикаторе

7-2 — номер блока В, на индикаторе

7-3 — номер блока и при неисправности только одного блока и на индикаторе 7-1 отображается номер блока и и т.д. В схеме на фиг. 1 число ин- 30 дикаторов 7 равно числу проверяемых блоков и для случая неисправности всех блоков и . Практически вероятность этого события равна нулю, а число неисправных элементов (блоков, 35 цепей и т.п.) в системе составляет

5-107 от общего числа блоков. Поэтому в реальной системе, например, при контроле 100 блоков достаточно иметь

10 индикаторов, на которых одновре- 4р менно отображается вероятное число неисправных блоков.

Формула изобретения

Устройство для регистрации неисправных блоков, содержащее генератор импульсов, триггер, блок индикации, содержащи" п ячеек индикации, и-элементов НЕ и и элементов И, где и — 50 число проверяемых блоков, причем входы с первого по 11 -й элементов НЕ являются входами устройства, выходы с первого по л -й элементов НЕ соединены с первыми входами с первого 55 по и-й элементов И соответственно, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия за счет параллельного опроса всех контролируемых блоков, устройство содержит и -1 блоков элементов ЗАПРЕТ, первый и второй элементы задержки и-1 блоков вьщеления единиц, и шиф-, раторов, и регистров, выходы которых соединены соответственно с входами с первой по п -ю ячеек индикации блока индикации, выходы и элементов И соединены с и входами первого блока выделения единиц, и выходов которого соединены с и входами первого шифратора, выходы с первого по и -й шифраторов соединены с информационными входами с первого, по и -й регистров соответственно, входы записи которых соединены с выходом первого элемента задержки, вход второго элемента задержки,„соединен с выходом первого элемента задержки, выход второго элемента задержки соединен с R —входом триггера, выход которого соединен с вторыми входами с первого по и -й элементов И,. выход генератора импульсон соединен с $ -входом триггера и с входом первого элемента задержки, с второго по 11 -й выходы первого бло- ка вьщеления единиц соединены с группой управляющих входов первого блока элементов ЗАПРЕТ, выходы с второго по h -й элементон И соединены с группой информационных входов первого блока элементов ЗАПРЕТ, группа выходов которого соединена с группой входов второго блока ныделения единиц, группа выходов которого соединена с группой входов второго шифратора, управляющие и информационные группы входов каждого бло1,а элементов ЗАПРЕТ содержат по >1 — i входов, где 1 — номер блока элементов

ЗАПРЕТ и соответствующего блока выделения единиц, причем группа управляющих входов каждого блока элементов ЗАПРЕТ соединена с ь — i выкодами соответствующего блока выделения единиц, а группа информационных входов каждого (1 1)-го блока элементов ЗАПРЕТ соединена с и- выходами

1 -го блока элементов ЗАПРЕТ, выходы каждого 1 -го, кроме последнего (П-1)-го, блока элементов ЗАПРЕТ соединены с входами каждого (i +1)-ro блока вьщеления единиц, группы выходов каждого блока вьщеления единиц соединены с группами входов соответствующих шифраторов, выход последнего (и-1)-ro бпока элементов ЗАПРЕТ соединен с входом и -го шифратора, 1260959

S причем каждый i -й блок выделения единиц содержит, v-1+1 элементов ИЛИ, h-1+1 элементов И, n --i элементов

ЗАПРЕТ и элемент эадержки, вход первого элемента ИЛИ и первый вход пер5 вого элемейта И каждого i -ro блока выделения единиц соединены с первым входом группы входов блока выделения единиц, второй вход каждого элемента

И соединен с выходом элемента эадерж- 1п ки, выходы элементов И обраэуют группу выходов блока выделения единиц, второй и последующие входы группы входов блока выделения единиц соединеЬ ны с прямыми входами первого и последующих элементов ЗАПРЕТ и с первыми входами второго и последующих элементов ИЛИ соответственно, выходы первого и последующих элементов ИЛИ соединены соответственно с вторыми входами второго и последующих элементов ИЛИ и с инверсными входами первого и последующих элементов ЗАПРЕТ, выходы которых соединены с первыми входами второго и последующих элементов И, выход последнего элемента

ИЛИ соединен с входом элемента эадержки.

1260959

Составитель Д. Ванюхин

Техред Л.Олейник

Корректор А. Тяско

Редактор Т. Парфенова

Заказ 5233/50 Тираж 671

ЕНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Устройство для регистрации неисправных блоков Устройство для регистрации неисправных блоков Устройство для регистрации неисправных блоков Устройство для регистрации неисправных блоков Устройство для регистрации неисправных блоков 

 

Похожие патенты:

Изобретение относится к области вычислительной техники, а именно к системам и способам профилирования и трассировки виртуализированных вычислительных систем

Изобретение относится к средствам контроля компьютерной сети

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано при оценке надежности радиоэлектронных объектов для визуализации областей их безотказной работы

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано при контроле микросхем

Изобретение относится к вычислительной технике и предназначено для контроля и наладки переферийных усройств 1ес эвм

Изобретение относится к автомаике и вычислительной технике и может быть использовано для отладки программ в режиме реального времени
Наверх