Устройство для выполнения операции "пирса

 

Изобретение относится к области вычислительной техники и может быть использовано при проектировании логических узлов информационных систем на ферритовых логических элементах с импульсными входами и выходами. Цель изобретения - упрощение устройства. Устройство содержит ферритовые логические элементы 1, 2, 3. Для достижения цели ферритовый логический элемент 3 выполнен с двумя входами и в устройство введены новые связи, 2 ил, 2 табл. 8 Выход со а о 00 tsD 2 + + 4 сриг. 1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСИИХ

РЕСПУБЛИК (50 4 Н 03 К 19/16.с ъ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (2 1) 3984329/24-21 (22) 06.12.85 (46) 07.06.87. Вюл. № 2! (72) С.И.Шароватов (53) 621.374.32 (088.8) (56) Авторское свидетельство СССР № 1078619., кл. H 03 К 19/00, 1982.

Авторское свидетельство СССР № 124 1463, кл. Н 03 К 19/ 16, 1984, „„SU„„1316082 A 1 (54) УСТРОЙСТВО ДЛЯ ВЫПОЛНЕНИЯ ОПЕРАЦИИ "ПИРСА" (57) Изобретение относится к области вычислительной техники и может быть использовано при проектировании логических узлов информационных систем на ферритовых логических элементах с импульсными входами и выходами. Цель изобретения — упрощение устройства.

Устройство содержит ферритовые логические элементы 1, 2, 3. Для достижения цели ферритовый логический элемент 3 выполнен с двумя входами и в устройство введены новые связи.

2 ил. 2 табл.

1316082

Изобретение относится к вычислительной технике и может быть испольПродолже нне та бл . 1 зовано при проектировании логических узлов информационных систем на ферри товых логических элементах с импульс- 5 ными входами и выходами.

Целью изобретения является упрощение устройства путем использования третьего ферритового логического элемента с двумя входами, На фиг, 1 представлена схема устройства для выполнения операции "Пирса", на фиг, 2 — временные диаграммы работы устройства.

Устройство для выполнения операций

"Пирса 1 содержит три ферритовых логических элемента 1-3, тактирующую шину 4 с первой по третью информационные шины 5-7 соответственно и выходную шину 8, Шина 4 соединена с первым и вторым положительными суммирующими входами элемента 1 и первым положительным суммирующим входом элемента

2. Шина 5 соединена с первыми положительными вычитающими входами элементов 1 и 2, Шина 6 соединена с вторыми положительными вычитающими входами элементов 1 и 2. Шина 7 соединена с третьими положительными вычитающими входами элементов 1 и 2. Выходы элементов 1 и 2 соединены с отрицательным вычитающим и положительным суммирующим входами элемента 3 соответственно, выход которого соединен с шиной 8. 35

Показатели функционирования каждого из элементов 1-3 представлены в табл. 1, Таблица 1

Импульсы (+1), поступающие на

Импульсы на выходе

45 суммирую- вычитающие щие входы входы

55

Импульсы (11), поступающие на

Импульсы на выходе элемента суммирующие входы вычитающие входы

1,2,3

2,3

1,2,3

2,3

На входах и выходе ферритового логического элемента могут быть двухполярные импульсы — отрицательные (-1) и положительные (+1) - и нулевые (О), т.е. импульс отсутствует.

Система тактового питания устройства трехфаэная. Тактовым импульсом первой фазы поступают импульсы положительной полярности на шины 4-7, причем на шину 4 поступают импульсы с тактовой частотой устройства и, следовательно, при отсутствии информации на вычитающих входах элементов

1 и 2 с них считываются импульсы положительной полярности. Тактовыми импульсами второй и третьей фаэ считывается информация с элементов 1 — 3.

На фиг,2 приведены временные диаграммы работы устройства на примерах табл. 2, где обозначены временные диаграммы 9 — 11 соответственно с первой по третью фазы тактового питания, временные диаграммы 12-14 импульсов соответственно на шинах 5-7; временные диаграммы 15-17 импульсов соответственно на элементах 1-3.Точка над (под) осью абсцисс на диаграммах 15-17 соответствует записи информации по одному суммирующему (вычитающему) входу ферритового логического элемента, а полярность выходного импульса при считывании с ферритового логического элемента оп082 4 ется импульс положительной полярности при отсутствии импульсной инфорI мации на информационных шинах (табл, 2, пример 2) и импульс отрицательной полярности при наличии импульсов на всех информационных шинах (табл. 2, пример 1), а в остальных случаях (табл. 2, примеры 3-8) на выходной шине импульсы отсутствуют.

Таблица 2

Выходная шина 8

Информационная шина

Пример (номер такта) 1 )

+1

0

+1

+1

0

+1

Устройство для выполнения операции

"Пирса" содержащее три ферритовых логических элемента, первый и второй из которых содержат по шесть входов, три информационные, тактирующую и выходную шины, первая информационная шина соединена с первыми положительными вычитающими входами первого и второго ферритовых логических элементов, вторая информационная шина соединена с вторыми положительными вычитающими входами первого и второго ферритовых логических элементов, третья информационная шина соединена с третьими положительными вычитающими входами первого и второго ферритовых логических элементов, тактирующая шина соединена с первым и вторым положительными суммирующими входами первого ферритового логического элемента, выход которого соедиПример 1. Тактовым импуль- 4р сом первой фазы первого такта три положительных импульса поступают через шины 5-7 на все вычнтающие входы элементов 1 и 2, а также положительный импульс поступает через шину 4 45 на суммирующие входы элементов 1 и

2, Тактовым импульсом второй фазы с элемента 1 считывается импульс отрицательной полярности, который поступает на первый вычитающий вход 5р элемента 3; тактовым импульсом треть. ей фазы с элемента Э считывается импульс отрицательной полярности, который поступает на шину 8 °

3 1316 ределяется разницей точек над и под осью абсцисс, и, если количество точек над осью абсцисс больше (меньше), чем поД осью абсцисс, получают импульс положительной (отрицательной) полярности, если их количество одинаково или их вообще нет, импульс отсутствует.

На выходной шине устройства для выполнения операции "Пирса" появля- 10

Устройство работает следующим образом.

Аналогично, в соответствии с фиг. 1 и 2, происходит выполнение последующих примеров 2-8, приведенных в табл. 2.

Формула изобретения

13 нен с отрицательным вычитающим входом третьего ферритового логического элемента, выход которого соединен с выходной шиной, о т л и ч а ю щ е ес я тем, что, с целью упрощения, третий ферритовый логический элемент выполнен с двумя входами, положитель1таке2такт Утакт Фтакт Smarm атааи 7такт ата т

Д» 7антоаый инлильс

iй. Считьiбяниг „+1"

"ф Вчитывание „-1" Счити3ание „д"

Запись;, +1" — Зались » « 1«

Рис,2

Составитель Ю, Ранов

Редактор H.Ëàçàðåíêî Техред И.Попович

Корректор И.Демчик Заказ 2372/56 Тираж 901

ВНИИПИ Государственного коми.ета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Подписное

Пр иэьодс.твенно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Пераая papa У

Вторая раза 1g

Третья раза 11

Шина 7 12

Шина а 13

Шина 7 Я

Элемент 1 15

Элемент Я 1а

Элемент Я 17

16082 6 ный суммирующий вход третьего ферритового логического элемента соединен с выходом второго ферритового логического элемента, положитель5 ныи суммирующии вход которого соединен с тактирующей шиной.

Устройство для выполнения операции пирса Устройство для выполнения операции пирса Устройство для выполнения операции пирса Устройство для выполнения операции пирса 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и может быть использовано при проектировании логических узлов информационных систем на троичных элементах с импульсными входами и выходами

Изобретение относится к области вычислительной техники и может найти применение при построении интегральных операционных устройств и специа- .лизированных вычислителей на базе за- {поминакнцих устройств на цилиндричес- ;ких магнитных доменах (ЦЩ)

Изобретение относится к области вычислительной техники и может найти применение при построении многофункциональных запоминающих устройств на цилиндрических магнитных доменах ()

Изобретение относится к области вычислительной техники и может быть использовано при построении вычислительных устройств на цилиндрических магнитных доменах (ЦМД)

Изобретение относится к вычислительной технике и может быть использовано при построении логических запоминающих устройств на цилиндрических Магнитных доменах (ЦМД)

Изобретение относится к области вычислительной техники и может быть использовано при построении операционных устройств на цилиндрических магнитных доменах (ЦМД)

Изобретение относится к области вычислительной техники и может быть использовано при проектировании логических узлов информационных систем на ферритовых логических элементах

Изобретение относится к вычислительной технике и может быть использовано при построении логических и арифметических устройств на цилиндрических магнитных доменах (ВД)

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к вычислительной технике и может быть использовано при построении устройств обработки информации на цилиндрических магнитных доменах (ЦМД)

Изобретение относится к вычислительной технике и может быть использовано при построении логических и запоминающих устройств на цилиндрических магнитных доменах (ЦМД)

Изобретение относится к импульсной технике и может быть использовано при проектировании логических узлов информа1:и1онных систем на троичных логических элементах с импульсными входами и выходами

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления

Изобретение относится к области технологий для жидкокристаллических дисплеев. Технический результат заключается в обеспечении использования одного типа устройств тонкопленочных транзисторов за счет использования схемы возбуждения сканирования для оксидного полупроводникового тонкопленочного транзистора. Технический результат достигается за счет схемы логической операции И-НЕ, содержащей первый инвертор и второй инвертор, применяемые к схеме удержания пониженного напряжения схемы GOA, девятый транзистор, затвор которого электрически соединен с выходом первого инвертора, сток электрически соединен с постоянным высоким потенциалом, а исток электрически соединен с выходом схемы логической операции, десятый транзистор, затвор которого электрически соединен с выходом второго инвертора, сток электрически соединен с постоянным высоким потенциалом, а исток электрически соединен с выходом схемы логической операции, одиннадцатый транзистор, затвор которого электрически соединен с первым входом схемы логической операции, а сток электрически соединен с выходом схемы логической операции, и двенадцатый транзистор, затвор которого электрически соединен со вторым входом схемы логической операции, сток электрически соединен с истоком одиннадцатого транзистора, а исток электрически соединен с постоянным низким потенциалом. 3 н. и 16 з.п. ф-лы, 3 ил.
Наверх