Стробируемый усилитель

 

Изобретение относится к импульсной технике. Цель изобретения - повьнпение быстродействия, Стробируемый усилитель содержит инвертор 1, парафазные усилительные каскады 2, 3 и 4, выполненные «а транзисторах 22-27, усилительный каскад 5, выполненный на усилительном транзисторе 6 и транзисторе 7 динамической нагрузки , разрядные транзисторы 8-11, ключевые транзисторы 12 и 13, токоограничивающие транзисторы 14 и 15 и конденсаторы 28 и 29. При подаче на вход сигнала низкого или высокого уровня процессы, происходящие соответственно в каскадах 2 или 3, обеспечивают с малой задержкой формирование сигнала низкого или высокого уровня на выходе стробируемого усилителя, что увеличивает его быстродействие. Цель достигается введением каскада 5, транзисторов 10, 11,14 и 15 и конденсаторов 28 и 29. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (111

А1 (р 4 Н 03 К 17/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

«

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4039833/24-09 (22) 18.03.86 (46) 23.08,87. Бюл. 1(31 (72) Л.Н,Лисица, А.Г,Солод и С.Г.Мерхалев (53) 621.375.026 (088.8) (56) Патент США И 4386286, кл. Н 03 К 17/04, 1980. (54) СТРОБИРУЕ%1Й УСИЛИТЕЛЬ (57) Изобретение относится к импульсной технике. Цель изобретения — повышение быстродействия. Стробируемый усилитель содержит инвертор 1, парафаэные усилительные каскады 2, 3 и 4, выполненные на транзисторах

22-27, усилительный каскад 5, выпол, ненный на усилительном транзисторе 6 и транзисторе 7 динамической нагрузки, разрядные транзисторы 8-11, ключевые транзисторы 12 и 13, токоограничивающие транзисторы 14 и 15 и конденсаторы 28 и 29. При подаче на вход сигнала низкого или высокого уровня процессы, происходящие соответственно в каскадах 2 или 3, обеспечивают с малой задержкой формирование сигнала низкого или высокого уровня на выходе стробируемого усилителя, что увеличивает его быстродействие. Цель достигается . введением каскада 5, транзисторов 10, ll 14 и 15 и конденсаторов 28 и 29 °

1 ил, 1

13

Изобретение относится к импульсной технике и может быть использовано как усилительное устройство, легко реализуемое в интегральном исполнении, в частности может использоваться в качестве усилителя считывания запоминающих устройств °

Цель изобретения — повьппение быстродействия.

На чертеже представлена принципиальная электрическая схема стробируемого усилителя.

Стробируемый усилитель содержит входной инвертор 1, первый, второй и третий выходной парафаэные усилительные каскады 2 — 4, усилительный каскад 5, выполненный на усилительном транзисторе 6 и транзисторе 7 динамической нагрузки, первый, второй, третий и четвертый разрядные.транзисторы 8 — ll, первый и второй ключевые транзисторы 12 и 13, первый и второй токоограничивающие транзисторы 14 и

l5, первую и вторую шины 16 и 17 управления потребляемой мощностью, шину 18 входного сигнала, шины 19 и

20 источника питания, шину 21 выходного сигнала, при этом первый, второй и третий выходной парафазные усилительные каскады 2 — 4 выполнены на транзисторах 22,23; 24,25 и 26,27 соответственно, первый и второй конденсаторы 28 и 29, Стробируемый усилитель работает следующим образом, В режиме уменьшения потребляемой мощности на второй шине 17 устанавливается высокий потенциал, который открывает транзисторы 8 — 11, а на первой шине 16 устанавливается противофазный сигнал, т.е, низкий потенциал, который закрывает транзисторы

12 и 13, В результате прекращается протекание тока через входной инвертор 1, транзисторы усилительного каскада 5, и на затворах транзисторов 22 и 24 устанавливается низкий потенциал, эти транзисторы закрываются, прекращая прямое протекание тока через первый и второй парафазные усилительные каскады, потенциалы их выходов понижаются, что приводит к закрыванию транзисторов 26 и 27, т.е. прекращению протекания тока через третий выходной парафазный усилительный каскад 4. Таким образом, в режиме уменьшения потребляемой мощности стробируемый усилитель не потребляет

32525

5)

45 ток от источника питания. Кроме того, закрытые транзисторы 26 и 27 изолируют шину 21 выходного сигнала от шины 19 источника питания и общей шины 20, позволяя объединять выходы нескольких усилителей по схеме ПРОВОДНОЕ ИЛИ, что расширяет функциональные возможности усилителя.

При смене фаз сигнала управления мощностью, на первой шине 16 устанавливается высокий потенциал, открывающий транзисторы 12 и 13, низким потенциалом на второй шине 17 транзисторы 8 — 11 закрываются. Токоограничивающие транзисторы 14 и 15 замедляют процесс закрывания транзисторов

8 и 9, в результате чего на их стоках и присоединенных к ним обкладках конденсаторов 28 и 29 поддерживается низкий потенциал. Другая обкладка каждого конденсатора заряжается через открытые транзисторы 12 и 13 до потенциала, меньшего, чем потенциал шины 19 источника питания, на величину падения напряжения на этих транзисторах.

При подаче на шину 18 входного сигнала сигнала низкого уровня транзисторы входного инвертора 1 и 23 (первого парафаэного усилительного каскада 2) закрываются и начинается повьппение потенциала на выходе входного инвертора 1 и соединенном с ним затворе транзистора 22, который открывается, протекающий через него ток повышает потенциал на выходе первого парафаэного усилительного каскада 2 и затворе транзистора 27.

Это повьппение потенциала передается первым конденсатором 28 через транзистор входного интервала 1 на затвор транзистора 22, еще больше увеличивая его потенциал и ускоряя процесс открывания транзистора 22. В самом начале этого процесса первый ключевой транзистор 12 закрывается высо ким потенциалом на его истоке, способствуя сохранению заряда на первом конденсаторе 28. В результате потенциал затвора транзистора 22 превьппает потенциал шины 19 питания на величину напряжения предварительного заряда первого конденсатора 28, соп- ротивление транзистора 22 резко умень. шается, через него протекает большой ток заряда входной емкости транзисторов 25,27 и 6, который обеспечивает малое время задержки их включения и

Тираж 901 Подписное

BHHHIIH Заказ 3848/55

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 з 133252 формирования выходного сигнала на шине 21 выходного сигнала, т.е. высокое быстродействие устройства. Открывание транзисторов 6 и 25 формирует

5 низкие потенциалы на затворе транзистора 24, выходе второго парафаэного усилительного каскада 3 и соединенном с ним затворе транзистора 26, закрывание последнего способствует формированию выходного сигнала ниэкого уровня, синфаэного входному сигналу.

При подаче на шину 18 входного сигнала сигнала высокого уровня 15 описанные выше процессы происходят во втором парафаэном усилительном каскаде 3, обеспечивая повьппение потенциала на затворе и открывание транзистора 26 большим током, протекающим 20 через транзистор 24, эффективно открытый высоким потенциалом на его затворе. При этом с малой задержкой на выходе усилителя формируется сигнал высокого уровня. 25

3а счет этого увеличивается быстродействие усилителя: увеличиваются амплитуды и уменьшаются фронты входных и выходных сигналов парафазных усилительных каскадов. Введение ключе-ЗО вых транзисторов не в парафазные каскады, а в цепи управления ими совместно с дополнительными разрядными и токоограничивающими транзисторами обеспечивает эффективное управление потребляемой мощностью, устранив его негативное влияние на быстродействие предлагаемого усилителя, характерное для известного.

Увеличение быстродействия расширяет сферу применения предлагаемого усилителя и повьппает технические характеристики аппаратуры, в которой он используется. 45

Формула изобретения

Стробируемый усилитель, выполненный на полевых транзисторах, содержа- 50 щий входной инвертор, вход и выход которого соединены с инвертирующим входом и неинвертирующим входом первого парафазного усилительного каскада соответственно, второй парафазный усилительный каскад, выход которого соединен с неинвертирующим входом третьего выходного папафаэного усилительного каскада и через первый разрядный транзистор — с общей шиной, инвертирующий вход третьего выходного парафазного усилительного каскада соединен с выходом первого парафазного усилительного каскада и через второй разрядный транзистор— с общей шиной, а также первый и второй ключевые транзисторы, стоки которых соединены с соответствующей шиной источника питания, а затворы— с первой шиной сигнала управления потребляемой мощностью, о т л и ч а ю шийся тем, что, с целью увеличения быстродействия, введены усилительный каскад, выполненный на последовательно соединенных относительно источника питания усилительном транзисторе и транзисторе динамической нагрузки, третий и четвертый раз-; рядные транзисторы, первый и второй конденсаторы, первый и второй токоограничивающие транзисторы, при этом вход усилительного каскада и инвертирующий вход второго парафазного усилительного каскада соединены с выходом первого парафазного усилительного каскада, выход усилительного каскада соединен с неинвертирующим входом второго парафазного усилительного каскада и через третий разрядный транзистор — с общей шиной, исток первого ключевого транзистора соединен с соответствующим выводом питания входного инвертора и через первый конденсатор — с выходом первого парафазного усилительного каскада, исток второго ключевого транзистора соединен со стоком транзисторадинамической нагрузки усилительного каскада и через второй конденсатор с выходом второго парафаэного усилительного касакада, выход инвертора через четвертый разрядный транзистор соединен с общей шиной, вторая шина сигнала управления мощности соединена с затворами третьего и четвертого разрядных транзисторов и через первый токоограничивающий транзистор — с затвором первого разрядного транзистора, а через второй токоограничивающий транзистор — с затвором второго разрядного транзистора,