Устройство приоритетного обслуживания

 

Изобретение относится к вычислительной технике и может быть использовано для организации приоритетного обслуживания и приоритетных 9 9 М 7 (Л со 4 00 00 со Nj Фи I

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУ.БЛИК (50 4 G 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ:-

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4074546/24-24 (22) 05.06.86 (46) 30.10.87. Бюл. !! 40 (72) Г.Н.Тимонькин, В.С.Харченко, С.Н.Ткаченко, Д.В.Дмитров, Г.К.Подзолов, Н.И.Хлебников, Ю.М.Гнедовский и И.А.Маслова (53) 681.325 (088.8) (56) Балашов Е.П., Пузанков Д.В.

Микропроцессоры и микропроцессорные

„„SU„„1348834 A 1 системы. М.: Радио и связь, 1981, с. !57, рис. 4.20.

Авторское свидетельство СССР

Ф 1141410, кл. С 06 F 9/46, 1963. (54) УСТРОЙСТВО ПРИОРИТЕТНОГО ОБСЛУЖИВАНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано для организации приоритетного обслуживания и приоритетных

1348834 разом. очередей заявок. Цель изобретения расширение сбласти применения устройства эа счет постановки поступающих на обслуживание заявок н общую очередь. Устройство состоит из блока 1 памяти, дешифратора 6, счетчика 2, регистра 3, коммутатора 4, схемы сравнения 5, элементов И 9-13, 15, Изобретение относится к вычислительной технике и может быть использонано дпя срганиэации приоритетного обслуживания и приоритетных очередей эаянок.

Цель изобретения — расширение области применения устройства за счет организации общей очереди заявок.

На фиг.1 приведена функциональная схема устройства; на фиг.2 — функциональная схема блока регистров.

Устройство приоритетного обслуживания содержит блок 1 памяти, счетчик 2, регистр 3, коммутатор 4, схему 5 сравнения, дешифратор 6, первый

7 и второй 8 элементы ИЛИ, первый 9, второй 10, пятый 11, третий 12, четвертый 13 элементы И, элемент 14 задержки, шестой 15 и седьмой 16 элементы И. Кроме того, устройство содержит информационный вход 17, ответный вход 18, информационный ныход 19, выходы 20.1-20.N кодов приоритетов заявок, хранящихся в блоке 1 памяти, выход 21 регистра 3, первый 22 и второй 23 выходы схемы 5 сравнения, выходы 24,1-24.N дешифратора, выход 25 элемента И 11 — вход записи блока 1 памяти, выход 26 элемента И 13 синхронизирующий вход блока 1 памяти, сигнальный выход 27, первый 28 и второй 29 =инхронизирующие входы устройства.

Блок 1 памяти (фиг.2) содержит регистры 30.1-30.N, коммутаторы 31.1—

31 N первую группу 32 ° 1-32.N и вторую группу 33.2-33.N элементов ИЛИ, группу элементов И 34.1-34.N.

Устройство работает следующим об16, двух элементов И11И 7, 8. Устройство приоритетного обслуживания станит нсе поступающие заявки в одну общую очередь, реализованную в блоке памяти, причем место заявки в этой очереди и, следовательно, нремя ожидания определяются приоритетом данной заявки, 2 ил.

В начальном состоянии блок 1 памяти, счетчик 2, регистр 3 обнулены.

Цепи установки условно не показаны.

Код заявки, содержащий и код приоритета данной заявки, поступает на вход 17. С входа 17 код заявки поступает на 1)-входы регистра 3, а также код заявки через элемент ИЛИ 7

1О открывает элемент И 9. Очередной импульс с входа 28 проходит на С-вход регистра 3, и задним фронтом записывает код заявки в регистр 3. С выхода 21 регистра 3 код заявки поступает на нходы эпемента ИЛИ 8, а код приоритета заявки на В-вход схемы 5 сравнения, на А-вход которой поступает код приоритета заявки, хранящейся по нулевому адресу н блоке 1 памяти. Так как в блоке 1 памяти не

20 хранится ни одной заявки, то очевидно, что на выходе "Меньше" 23 элемента 5 сравнения находится единичный сигнал. Этот сигнал открывает элемент И 13. Очередной сигнал с входа 28 проходит через открытые элементы И 10, 13 и поступает в блок

1 памяти, где записывает код заявки в регистр 30.1. Кроме того, этот сигнал проходит через элемент 14 задерж30 ки и сбрасывает регистр 3 и счетчик 2.

Очередная заявка, поступившая на вход 17, по описанному алгоритму, записывается в регистр 3, а код ее

3В приоритета поступает на В-вход схемы

5 сравнения. Поскольку код приоритета заявки, хранящейся в блоке 1 памяти, по нулевому адресу не нулевой, то возможны два варианта.

1. Результат сравнения кода приоритета заявки из бпока 1 памяти с кодом приоритета вновь пришедший за13488

30

3 и II явки — меньше . Как в описанном случае, очередной сигнал с входа 28 проходит через открытые элементы И

10, 13 в блок 1 памяти, где проходит синхронизация записи вновь при- 5 шедшей заявки в регистр 30.1 и перезапись заявки, пришедшей ранее, из регистра 30.1 в регистр 30.2, так как код ее приоритета меньше кода приоритета вновь пришедшей заявки.

2. Результат сравнения двух кодов приоритетов — "больше" или равно".

Это означает, что код приоритета вновь пришедшей заявки меньше кода приоритета имеющеися в блоке 1 памя15 ти заявки ° Тогда на выходе 22 схемы

5 сравнения появляется единичный сигнал, который открывает элемент И 12.

Очередной сигнал с входа 28 через элементы И 10 и 12 поступает на суммирующий вход счетчика 2. В результате на первом выходе 24.2 дешифратора 6 появляется единичный сигнал.

Но так как в регистре 30.2 еще нет заявки, то на А-вход схемы 5 сравнения поступает нулевой код. Поэтому очередной импульс с входа 28 проходит на выход элемента И 13 и поступает в блок 1 памяти, где происходит запись кода заявки в регистр 30.2, а пройдя через элемент 14 задержки, установит регистр 3 и счетчик 2 в нулевое состояние, подготавливая тем самым устройство к приему очередной заявки °

Поступающие в последующие моменты времени заявки обслуживаются аналогично описанному алгоритму.

Поступление кода заявки на вход 17 синхронизируется импульсами с входа 40

29. Поэтому код заявки поступает в промежутке между импульсами по входу 29, но обязательно во время импульса по входу 28, так как он синхронизирует запись кода заявки в уст- 45 ройстве.

Появление сигнала на входе 18 синхронизируется импульсами с входа 28.

Поэтому он поступает в промежутке между импульсами на входе 28, но 50 обязательно во время импульса по входу 29. Данный сигнал обозначает, что заявка, хранящаяся в регистре

30.1, взята на обслуживание обслуживающим органом, а следовательно, необходимо произвести сдвиг информации в блоке 1 памяти. Поэтому сигнал с входа 29 через открытый элемент

И 11 поступает в блок 1 памяти, где

34 4 и производит сдвиг информации. Кроме того, если сдвиг произошел в процессе поиска места для очередной заявки, то очевидно, что у заявок, хранящихся в блоке 1, изменяются адреса, поэтому изменяется адрес и в счетчике 2. ,Сигнал через элемент И 16 поступает на вычитающий вход счетчика 2. В этом случае исключается возможность пропуска одного из кодов приоритетов для сравнения на элементе 5 сравнения.

Чтобы исключить возможность прихода очередной заявки на вход 17 в то время, когда еще не найдено место для ранее пришедшей заявки, сигналы синхронизации поступления заявок с входа 29 могут пройти на выход 27 только когда в регистре 3 присутствует нулевая информация.

Блок 1 памяти (фиг.2) работает следующим образом.

Запись кода заявки, поступающей иа вход 21, производится в соответствии с сигналами с выхода дешифратора б. Очередная заявка должна быть записана в тот регистр, в котором код приоритета меньше кода вновь поступившей заявки, о чем указывает сигнал на соответствующем выходе

24.i дешифратора 6. Этот сигнал открывает соответствующий информационный вход коммутатора 31.i. Далее этот сигнал поступает на управляющие входы коммутаторов 31.i-31.N-1, открывая информационные входы соседних регистров. Таким образом, разрешается проход информации с выхода регистра 30.i на вход регистра

30.(i+1), с выхода регистра 30.(i+1) на вход регистра 30.(i+2) и т.д. В результате производится сдвиг

"вверх" информации и освобождается регистр 30.i для вновь пришедшей заявки.

Перезапись информации осуществляется импульсом с входа 26, который через открытые элементы И 34.i34.N и элементы ИЛИ 32.i-32.N проходит на С-входы регистров 30 ° i-ÇÎ.N.

Если необходимо произвести сдвиг информации "вниз", когда очередная заявка из регистра 30.1 взята на обслуживание, то поступает импульс по входу 25, который проходит на

С-входы всех регистров 30.1-30.N В этом случае на всех входах 24.1-24.N присутствуют нулевые сигналы, так

1348834 как сигнал с входа 18 запрещает работу дешифратора 6. формула изобретения

Устройство приоритетного обслуживания, содержащее блок памяти и дешифратор, причем выходы дешифратора подключены к адресным входам записи блока памяти, о т л и ч а ю— щ е е с я тем, что, с целью расширения области применения за счет организации общей очереди заявок, в устройство введены счетчик, регистр, коммутатор, схема сравнения, первый и второй элементы ИЛИ, с первого по седьмой элементы И и элемент задержки, причем группа информационных входов устройства подключена к группе информационных входов регистра и к входам первого элемента ИЛИ, выход которого подключен к первому входу первого элемента И, выход которого подключен к входу записи регистра, первая группа выходов которого подключепа к группе информационных входов блока памяти и входам второго элемента ИЛИ, вторая группа выходов регистра соединена с первой группой входов схемы сравнения, вьгход второго элемента ИЛИ подключен к первому входу второго элемента И, выход которого подсоединен к первым входам третьего и четвертого элементов И, выход треTbpl c M T H подсоединен к суммирующему входу. счетчика, группа выходов которого подключена к группе информационных входов дешифратора, выход четвертого элемента И подключен к входу синхронизации блока памяти и через элемент задержки — к установочным входам регистра и счетчика, первый синхронизирующий вход устройства подключен к вторым входам первого и второго элементов И, второй синхронизирующий. вход устройства

10 подключен к первым входам пятого и шестого элементов И, ответный вход устройства подключен к второму входу пятого элемента И и к стробирующему входу дешифратора, группа выходов

15 которого соединена с группой управляющих входов коммутатора, группа выходов которого подключена к второй группе входов схемы сравнения, выходы Больше или равно и Меньше" которой подключены к вторым входам

20 третьего и четвертого элементов И соответственно, выход пятого элемента И подключен к входу записи блока памяти и к первому входу седьмого элемента И, выход которого подключен к вычитающему входу счетчика, выход второго элемента ИЛИ подключен к вторым входам седьмого и шестого элементов И, выход шестого элемента И является сигнальным выходом устройства, группа информационных выходов блока памяти является группой выходов устройства, а группа выходов кодов приоритетов блока памяти соединена с группой информационных входов комму35 татора, группа выходов дешифратора соединена с группой адресных входов блока памяти.

1 >4НН34 г5

Составитель М.Сорочан

Техред А.Кравчук

Редактор Н.Слободяник

Корректор М.Демчик

Заказ 4803/49 Тираж 670

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4