Устройство для регулирования интенсивности потока выводимых частиц при медленном выводе пучка из синхротрона

 

Изобретение относится к ускорительной технике. Устройство для регулирования интенсивности потока выводимых частиц при медленном выводе пучка из синхротрона содержит датчик 1 среднего тока пучка протонов, входную аналоговую память 2, следящий усилитель S, усилитель 4 ошибки ин.- теграла, источник 5 опорного напряжения , сумматор 6 ошибок, аналоговую память 7 суммы ошибок, таймерную систему 8, старт-стопный триггер 9, триггер 10 блокировки, формирователь. II строб-импульса, логические элементы И 12, 13, преобразоват€ ль (П) 14 аналог-код, П 15 код-аналог суммы ошибок, буферную память 16, П 17 коданалог уставки порогового значения, компаратор (К) 18 уровня больше, К 19 уровня меньше, логический злемент ИЛИ 20, монитор 21 интенсивности потока выводимых частиц, иа сштабный усилитель 22, сумматор 23, ключ 24, источник 25 питания и квадрупольную линзу 26, Изобретение позволяет увеличить интенсивность вьгоеден ных частиц и снизить радиационное облучение оборудования, 3. ил. с S (Л со СП) tsD СО . 00 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (!9) (11) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Рие.1, ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Г10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ,а (46) 30.07.88. Бюц. Р 28 (21) 3969884/24-21 (22) 26 ° 09.85 (72) В. Ф. Сухомлинов (53) 621,384.6(088.8) (56) Патент СИА !(3412337, кл. 328-228, !968.

Припринт ИФВЭ ОУНК 78-69, Серпу:хов, 1978. Устройство для улучшения структуры пучка при медленном выводе иэ усилителя ИФВЭ на 70 ГэВ, Веретенников Н.N. и др. (54 ) УСТРОИСТВО ДЛЯ РЕГУЛИРОВАНИЯ

ИНТЕНСИВНОСТИ ПОТОКА ВЫВОДИМЫХ ЧАСТИЦ ПРИ МЕДЛЕННОМ ВЫВОДЕ ПУЧКА ИЗ

СИНХРОТРОНА (57) Изобретение относится к ускорительной технике. Устройство для регулирования интенсивности потока выводимых частиц при медленном выводе пучка из синхротрона содержит датчик ! среднего тока пучка протонов, вход(. !! 4 Н 05 Н 13/04 //Н 05 Н 7 00 ную аналоговую память 2, следящий усилитель 3, усилитель 4 ошибки ин.теграла, источник 5 опорного напря — . жения, сумматор 6 ошибок, аналоговую память 7 суммы ошибок, таймерную си« стему 8, старт-стопный триггер 9, триггер 10 блокировки, Формирователь .

II строб-импульса, логические элементы И 12, 13, преобразователь (П) !4 аналог-код, П 15 код-аналог суммы ошибок, буФерную память 16, П 17 коданалог уставки порогового значения, компаратор (К) 18 уровня больше, К 19 уровня меньше, логический эле- мент ИЛИ 20, монитор 21 интенсивности потока выводимых частиц, масштабный усилитель 22, сумматор 23, ключ 24, источник, 25 питания и квадрупольную линзу 26. Изобретение позволяет увеличить интенсивность выведенных частиц и снизить радиационное облучение оборудования, 3, ил.

1362388

Изобретение относится к ускори- . тельной технике и может быть использовано для стабилизации интегральной. интенсивности выведенных пучков. 5

При отборе ускоренных частиц иэ синхротрона в экспериментальный канал основным требованием, предъявляемым к выводимому пучку, является стабильность величины выведенной нн- !О тенсивности при равномерном потоке частиц в некотором интервале времени

ht. Так как радиальное распределение плотности ускоренного пучка неоднородно и сам пучок имеет малые прост-, 1Г ранственные размеры, то к устройствам, ответственным эа отбор частиц, предьявляются жесткие требования.

Работа выводных устройств по определенной программе, учитывающей плотность распределения частиц в пучке, не решает полностью проблемы получения стабильного во времени потока частиц.

Целью изобретения является увеличение количества выведенных частиц и снижение радиационного облучения оборудования.

На фнг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 ЗО и 3 - диаграммы, поясняющие положительный эффект, достигаемый в результате введения предлагаемого устройства.

Устройство содержит датчик среднего тока пучка протонов синхро- . трона, входную аналоговую память 2, которая соединена со следящим усилителем 3, выход которого соединен с входом усилителя 4 ошибки интеграла, 40 источник опорного напряжения 5, сумматор ошибок 6, включенный на входе аналоговой памяти суммы ошибок 7, таймерйую систему 8, старт-стопный триггер 9, триггер блокировки 1О, формирователь строб-импульса 11, логические элементы И 12 и 13, преобразователь аналог-код (IIAK) 14, преобразователь код-аналог (ПКА) суммы ошибок 15, буферную память 16, ПКА 80 уставки порогового значения .17 компараторы уровня больше 18 и уровня .меньше 19, логический элемент ИЛИ 20, монитор 21 интенсивности потока выводимых частиц, масштабный усилитель

22, соединенный с основным сумматором 23, на выходе которого расположен ключ 24, источник питания 25, квадру-. польную линзу 26„ последовательно соединепную с источником питания 25 и ключом 24, Устройство работает следующим образом.

В момент, определяемый синхроимпульсом (СИ) (момент t,, фиг. 2 и 3), с выхода таймерной системы 8 до начала вывода частиц в канал сигнал начальной интенсивности в ускорителе с выхода датчика 1. в виде сигнала напряжения запоминается во входной аналоговой памяти 2, вводится триггер блокировки 10 вэводится старт-стопный триггер 9, эамьяается ключ 24.

Опорное напряжение с выхода источника опорного напряжения 5 через масштабный усилитель 22, основной сумматор 23 и ключ 24 поступает на вход источника питания 25 и определяет начальную скорость нарастания тока

Е „„ в квадрупольной линзе 26 (началь! ный участок I „ = f(t ) от момента старта t „ до момента t < сплошная линия, фиг. 2 и 3). С момен-а появления частиц в канале (момент С < Е .„ = Is, ) скорость нарастания тока квадрупольной линзы определяется разностью напряжения — выхода масштабного усилителя 22 и напряжения сигнала с выхода монитора обратной связи 21, С пргеходом синхроимпульса СИ2 с выхода таймерной системы 8 сигнал ошибки !

8I о с выхода усилителя 4 ошибки ин- теграла проходит через сумматор оши- . бок 6 с коэффициентом передачи Кс, в аналоговой памяти суммы ошибок 7 за-, поминается величина К,ldI 1, сбрасывается старт-стопный триггер 9, размыкается ключ 24, отбор частиц в канал прекращается. Далее управляющим строб-импульсом с выхода формирователя 11 величина К,IÇI преобразуется в ПАК 14 в цифровой код, обратно преобразуется в аналоговую величину

К,!йХ,(на выходе ПКА суммы ошибок

l5 и йоступает на второй вход сумматора ошибок 6 и на один вход каждого из компараторов уровня больше 18 и уровня меньше 19. Если величина

К IdI I на выходе ПКА суммы ошибок 15 меньше величины порогового значения !

ЗЕ„1, т е. К (В? !(аХ,1, то в следующем цикле по логическому. состоянию компараторов уровня больше, !8 и уровня меньше 19 с выхода логического элемента ИЛИ 20 поступает запрет на прохождение синхроимпульса GI3 с выхода таймерной системы 8 череэ ло1362388

45 гнческий элемент 13 на управляющий вход буферной памяти 16. С выхода

11КЛ уставки порогового значения 17 исходная величина 1dT„ (сохраняется, "o релейный регулятор «е включается, от цикла к циклу значение уставки на выходе основного сумматора 23 определяется 1 „ 1 = I, К, Если за и пом следовательных циклов сумма ошибок в- 10 аналоговой памяти 7 равна нулю или

1 меньше 14(„1, т.е. K, l .>, 4Х,! с

1-1

CldIh 1, то регулятор работает как и в предыдущем случае. Если вызван- 15 ное дрейфом параметров синхротрона на (и+1)-м цикле изменяется радиальное положение пучка, то при неизменной уставке опорного напряжения на входе источника питания 25 квадру- 20 польной линзы 26 максимальный начальный ток I „„, достигает значений хх 7 I хх Ъ I õõ (фиг. 2 и 3).,(/

Это приводит, при достаточно хорошей стабилизирующей обратной связи по ин- 25 тенсивности потока выводимых частиц с монитора 21, к недопустимому сдвигу момента начала отбора частиц, появлению частицы неиспользованной интенсивности, облучению оборудования (момент t, 4Т о = +4Io (11,,1, штрихо вая линия, фиг. 2) или сдвигу начала работы медленного вывода на нерабочую (нарастающую) часть поля синхротрона и нехватке интенсивности следу юЩемУ потРебителю (момент t2 dIo =

«IO(ng11x ШтрИХОВая Лниняр фиг» 3) тогда сумма ошибок в аналоговой памя. ти 7 на выходе IIKA суммы ошибок 15

n+i

Io I 7 t 4Тр 1, а интенсив1-h ность, выведенная в канал медленного

ВЫВОда I м В (1,. ° (= Т Ся — (I h + 4,(,„1 фиг ° 2) или мф hite ? cK (? 11

I р б 2

4 Io „„) (фиг. 3) . В результате изменяется логическое состояние с выхода компаратора уровня больше 18 (ипи уровня меньше 19), и с выхода логического элемента ИЛИ 20 поступа ет разрешение на прохождение синхро- я0 импульса СИЗ от таймерной системы 8 через логический элемент И 13 на уп" ,равляющий вход буферной памяти 16.

Запомненный в буферной памяти 16 и преобразованный в аналоговую величиn+! ну сигнал К,1 dI, с выхода ПКА . (э 1 уставки порогового значения 17 посту пает на первый вход основного сумматора 23 и на второй вход каждого иэ компараторов уровня больше 18 и уровня меньше 19 и в следующем цикле является сигналом, корректирующим скорость изменения тока квадрупольной линзы 26. Тогда к началу (и+2)-ro цикла (CHI) уставка на выходе основHollo c MaTopa 23 ICg (h«1= I o K„+

h+ с мв, + К; d Тсдля случая на фиг. 2 или (=t n+1

° I (11i2) ХмВ м с . — dIo

1=-1 случая на фиг. 3. В результате в (и+2)м цикле смещается момент начала появления пучка в канале (штрих-пунктирная линия, момент t на фиг. 2 или С з на фига 3), изменяется интенсивность потока выводимых частиц, но поток частиц в.канале остается равномерным, величина сигнала ошибки с выхода усилителя 4 уменьшается ldI („,211 1dI,(„„1(. .Тогда выведенная в канал интенсивность Т,„а („,2) = Т „ - (111 +

+ d I „, > ) для случая на фнг.: 2

Мь (hi21 си (112 о (1+2! ) для случая на фиг. 3 приближается к .величине, заданной уставкой интенсивности I„g c выхода источника опорногс напряжения 5. Если к концу (n+2)-ro 42

3 цикла величина суммы ошибок К (.Е 4? (21 с выхода ПКА суммы ошибок 15 больше

Ь 1 величины суммы ошибок К,С dI, lc вы а1 хода ПКА уставки порогового значения

17 от предыдущего цикла на величину i2 h+1 . 4Т. 1 КЛ: » t- К.IE. dI.l

t 1 1х1

) 14 Т, 1, то. в следующем цикле, устройство работает как и в предыдущем. В результате происходит очередной. шаг приближений. Если на е-и шаге прибх-< пикения x jk dI (- х (4 I, i c с, с с (141„1, то уставка: опорного напряжения на выходе основного сумматора 23 сохраняется и в следующем цик кв(,1= Т g ° = МВ. Км+

К-1

+ К . d I, а интенсивность, вывес Ох

i ° денная в канал, определяется с точностью до величины (dI „1 с(4? „,1

= I — I n + dIox s релейный реMgP СИ h2 гуля тор отключается ° Триггер блокировки LO каждый раэ в конце цикла сбрасывается СИ3. Когда вывода частиц в канале нет, стартовый импульс СИ!

136238 отсутствует, триггер блокировки 10 не вэводится, синхроимпульс СИ2 про ходит через логический элемент И 12, сбрасывается реверсивный счетчик в

ПАК 14 сбрасывается буферная память !

6 (СИ3),,устройство переходит в исходное состояние. НАК 14 необходим для преобразования величины сигнала с выхода. аналоговой памяти суммы оши- 10 бок 7 в цифровой код с целью хранеиия информации. Коэффициент передачи

К сумматора ошибок 6 выбран таким, что (в случае дрейфа выводимой интенсивности в каждом цикле сигнал ошиб- 15 ки на выходе усилителя 4 составляет величину laI, t = d I „ I= 5 10" п>о.тоиов) пороговое значение на выходе аналоговой памяти 7 и соответственно на выходе ПКА суммы ошибок 15 дости- 20 гается эа три последовательных цикла. Непосредственно с выхода источника опорного напряжения 5 задается калиброванное напряжение, величиной которого определяется выводимая в канал 25 интенсивность и одновременно через масштабный усилитель 22 уставка опорного напряжения на приращение тока в квадрупольной линзе 26. Так как между изменением тока квадрупольной линзы 30

26 и соответствующим ему приращением выводимой интенсивности нет пропорциональной зависимости, то коэффициент передачи масштабного усилителя Км выбирается как некотоРое среднее значе- З5 ние. Коррекция на соответствие прира щений вводится через обратную связь по интегралу от величины выведенной интенсивности. Оператор изменением только уставки опорного напряжения 10 с выхода источника опорного напряжения 5 регулирует непосредственно величину выводимой интенсивности в рабочем диапазоне временных интервалов, а соответствующее ей приращение тока в квадрупольной линзе 26 устанавливается автоматически.

В случае возникновения дрейфа рабочих параметров в синхротроне стабилизирующая обратная связь по скорости потока отбираеМых частиц не устраняет ошибки по интегралу от величины выведенной в канал интенсивности, что в одном случае (на фиг. 2 рассматривается отрицательный эффект . только на первой части стола - dt „ приводит к частичному снижению используемой интенсивности, сокращению времени работы на эксперимент на ве8 6 личину 8t = С - С и в случае

6 s даже стабильного потребления интенсивности на второй части стола dt „ п к возникновению доли неиспользованной интенсивности, облучению синхротрона; в другом случае (фиг. 3) к сдвигу момента начала работы медленного вывода (MB) на нерабочий участок поля синхротрона и соответственно к некачественному выводу (участок

Лt = С q — С ), к.нехватке интенсивности потребителю на участке АС „ .

Введение сигнала обратной связи по интегралу от величины выведенной интенсивности позволяет изменять опорное напряжение на выходе источника питания 25 квадрупольной линзы 26 и соответственно скорость отбора частиц так, что выводимая в канал интенсивность приводится к величине заданной уставкой рабочей интенсивности, что способствует увеличению количества частиц, снижает потери времени на эксперимент (С (С ), уменьшает степень облучения оборудования.

Формулаизобретения

Устройство для регулирования интенсивности потока выводимых частиц при медленном выводе пучка из синхротрона, содержащее источник опорного напряжения, основной сумматор, источник питания, квадрупольную линзу, монитор интенсивности потока выводимых частиц, таймерную систему, стартстопный триггер, ключ, о т л и ч аю щ е е с я тем, что, с целью увеличения количества выведенных частиц, снижения радиационного облучения обо

f рудования, в него введены датчик среднего тока пучка протонов синхротрона, входная аналоговая память, следящий усилитель, усилитель ошибки интеграла, сумматор ошибок, аналоговая память суммы ошибок, триггер блокировки, два логических элемента И, преобразователь аналог-код, преобразователь код-аналог суммы ошибки, буферная память, преобразователь коданалог уставки порогового значения, компаратор уровня больше, компаратор уровня меньше, логический элемент

ИЛИ, формирователь строб-импульса, . масштабный усилитель, один вход следящего усилителя и один вход схемы входной аналоговой памяти подключены

1Мг на к выходу датчика среднего тока пучка протоков синхротрона, второй вход схемы входной аналоговой памяти, один вход старт-стопного триггера «t один вход триггера блокировки подсоединены к первому выходу таймерной системы, выход схемы входной аналоговой памяти связан с вторым входом следящего усилителя, выход которого соединен с одним входом усилителя ошибки интеграла, второй вход усилители ошибки интеграла и вход масштабного усилителя подключены к выходу источника опорного напряжения, выход усилителя ошибки интеграла подсоединен к.первому входу .сумматора ошибок, выход сумматора ошибок - к первому входу аналоговой памяти суммы ошибок, второй вход аналоговой памяти суммы ошибок, вход формирователя строб-импульса, один вход первого логического элемента И, второй вход старт-стопного триггера соедипены с вторым выходом таймерной системы, а третий вьтход таймерной системы соединен с первым входом второго логического элемента И и вторым входом триггера блокировки, выход триггера блокировкис вторым входом первого логического элемента И, выход которого подключен к первому входу преобразователя аналог-код, второй вход преобразователя аналог-код соединен с выходом анало,говой памяти суммы ошибок, третий вход преобразователя аналог-код — с выходом формирователя строб-импульса, выход преобразователя аналог-код соединен с входом преобразователя коданалог суммы ошибок, выход преобразо5 вателя код-аналог суммы ошибок подключен к второму входу сумматора оши" бок н к одному входу каждого из компараторов уровня больше и уровня меньше, выход компаратора уровня . больше подсоединен к одному из входов логического элемента ИЛИ, выход компаратора уровня меньше — к другому входу логического элемента ИЛИ, выход логического элемента ИЛИ - к второму входу второго логического элемента И, выход которого подсоединен к входу буферной памяти, друпой вход буферной памяти соединен с выходом

20 преобразователя аналог-код, выход бу" ферной памяти подключен к входу преобразователя код-аналог уставки порогового значения„ выход которого подсоединен к второму входу каждого р5 из компараторов уровня больше и уровня меньше и первому входу основного сумматора, второй вход основного сумматора соединен с выходом масштабного усилителя, а третий - с выходом

30 NGHHTGPB HHTPHc««BHocTH BoToKG выво димых частиц, выход ос««овного суьиа.тора подсоединен к входу ключа, вто рой вход ключа связан с вьйсодом стартстопного триггера,выходключа -с входом источника питания,выходкоторого под- .

35 ключ ен к квадрупольной линзе.

Составитель Н. Катннова

Редактор Т. Иванова Техред M.Дндык Корректор M. Пожо

Заказ 3S46

Тираж 832 Подписное

ВНИИПИ Государств.енного комитата СССР по делам изобретений и открытий

ll3O35, Москва, Е(-35, Раушская нао., д. 4/5

Проиэводственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4