Модуль многоканального коммутатора

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (51) 4 Н 03 К 17 04 ч1(с pgg,13

ПИСАНИЕ ИЗОБРЕТЕНИЯ

Нл

СУДАРСТВЕННЫЙ КОМИТЕТ СССР

О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

21) 4092634/24-21

22) 19.05.86

46) 23.01.88. Бюл. 9 3

72) Л.Н. Рудый, Б.А. Пряхин, .С. Извеков„И.М. Бакин и А,E.Êðà÷åâ

53) 621.318 (088.8)

56) Авторское свидетельство СССР

780197, кл. Н 03 К 17/00, 1978.

Авторское свидетельство СССР

- 940301, кл. Н 03 К 17/04, 1982.

54) МОДУЛЬ МНОГОКАНАЛЬНОГО КОММУТАОРА

57) Изобретение относится к автомаике. Модуль многоканального коммутаора содержит и усилителей-приемников

1.1 — 1.п, nm-разрядных сдвиговых рестров 2.1-2.п приема,,и усилителей-передатчиков 3. 1-3.n nm-разрядных сдвиговых регистров 4.1-4.п выдачи, мультиплексор 5 на и направлений, элементы 6.1- 6.m с тремя устойчивыми состояниями, усилители

7.1-7.ш, регистры 8.1-8.4, блоки

9, 10 сравнения, триггеры 11, 12, элементы И 13-16, мультиплексоры 17, 18 на два направления, дешифратор

19, элементы ИЛИ 20, 21, входные шины (Ш) 22.1-22.п, выходные Ш

23.1-23.п, информационные Ш 24, рабочую Ш 26 коммутации, Ш 25 номера модуля коммутации, Ш 27 и 28 первого и второго этапов коммутации соответственно. При соединении двух абонентов повышается быстродействие.1 ил.

1368971

Изобретение относится к автоматике, в частности к автоматизированной аппаратуре связи, и может быть использовано в системах передачи данных для сложных коммутаций большого числа каналов связи, передающих информацию в цифровом коде.

Цель изобретения — повышение быстродействия модуля многоканального коммутатора при соединении двух абонентов.

На чертеже представлена структурная схема модуля многоканального коммутатора.

Модуль многоканального коммутатора содержит и усилителей-приемников

1.1 — 1.п, nm-разрядных сдвиговых регистров 2.1-2.п приема, и усилителейпередатчиков 3.1-3.п, nm-разряд— ных сдвиговых регистров 4.1 — 4.п выдачи, мультиплексор 5 на п направлений, группу элементов 6.) á.m с тремя устойчивыми состояниями, группу усилителей 7.1-7.m, четыре регистра

8;1-8.4, два блока 9 и 10 сравнения, два триггера 11 и 12, четыре элемента И 13-16, два мультиплексора 17 и

18 «а два направления, дешифратор

19, два элемента ИЛИ 20 и 2), входные шины 22.1-22.п, выходные шины

23.1-23.п, информационные шины 24, шину 25 номера модуля коммутации, рабочие шины 26 коммутации, шину 27 первого этапа коммутации и шину 28 второго этапа коммутации.

Входi усилителей-приемников

1.1-1.п соединены с соответствующими входными шинами 22.1-22.п а выходы — с входами соответствующих

m-разрядных сдвиговых регистров

2.1-2.п соединены с соответствующими входами

m-разрядного мультиплексора 5 íà и направлений, m выходов которого соединены с первыми входами соответствующих элементов 6.1-6.m с тремя устойчивыми состояниями, выходы которых соединены с входами соответствующих усилителей 7.1-7.m u рабочими шинами 26 коммутации. Выход каждого из усилителей 7,) 7.m соединен с соответствующими входами всех регистров 2.1-2.п приема, выходы которых соединены с входами соответствующих усилителей-передатчиков

3.1-3.п, выходы которых соединены с соответствующими выходными шинами

23.1-23.п. Информационные шины 24

55 соединены с входами регистров

8. )-8.4. Выход первого регистра

8.1 соединен с первыми информационными входами первого 17 и второго

18 мультиплексоров. Выход третьего регистра 8.3 соединен с вторыми информационными входами первого 17 и второго 18 мультиплексоров. Выходы второго 8.2 и четвертого 8.4 регистров соединены с первыми входами соответственно первого 9 и второго

10 блоков сравнения, вторые входы которых подключены к шине 25 номера модуля .коммутации.

Выходы блоков 9 и 10 сравнения соединены с входами соответственно первого 11 и второго 12 триггеров.

Выход триггера 11 соединен с первыми входами первого 13 и второго 14 элементов И. Выход второго триггера соединен с первыми входами третьего

15 и четвертого 16 элементов И. Вторые входы первого 13 и третьего 15 элементов И соединены с шиной 27 первого этапа коммутации. Вторые входы второго 14 и четвертого 16 элементов И соединены с шиной 28 второго этапа коммутации. Выходы первого 13 и четвертого 16 элементов И соединены с соответствующими управляющими входами первого мультиплексора 17 и соответственно с первым и вторым входами первого элемента ИЛИ 20, выход которого соединен с вторыми входами элементов 6.1-6.ш. Выходы второго 14 и третьего 15 элементов

И соединены с соответствующими управляющими входами второго мультиплексора 18 и соответственно с первым и вторым входами второго элемента ИЛИ

21, выход которого соединен с управляющими входами усилителей 7.1-7.ш.

Выходы первого 17 и второго 18 мультиплексоров соединены соответственно с входом мультиплексора 5 на п на" правлений и входом дешифратора 19, выходы которого соединены с входами разрешения параллельной записи соответствующих сдвиговых регистров

4.1-4.п.

Модуль многоканального коммутатора работает следующим образом.

Информация по входным шинам

22.1-22.п, поступающая на усигмтелиприемники 1.1-)..п, накапливается на

m-разрядных сдвиговых регистрах

2.1-2.п приема, работающих с частотой канала связи. Информация, посту"

P в

К

P и щ

К рь р м п

К P п н

45 в т

Э н

136897 щая по выходным шинам 23.1-23.п анал через усилители-передатчики

1-3.п, выдвигается из m-разрядных иговых регистров 4.1-4.п выдачи, 5 отакщих с частотой канала связи. ача коммутатора, в который вхомодули многоканального коммутатоэаключается в том, чтобы проти обмен накопленной информацией у двумя каналами, номера котоуказаны в управляющем слове утации (УСК).

УСК по информационным шинам .1-24.4 записывается на регистры 15

1-8.4 памяти. В первом 8.1 и вто8.2 регистрах помещаются характетики первого канала коммутируемой

ы: его номер (регистр 8.1) и номодуля коммутации (регистр 8.2), 20 оторому он подключен. В третьем и четвертом 8.4 регистрах помется соответственно характеристивторого канала коммутируемой паПервый блок 9 сравнения, срав- 25 ая номер модуля коммутации с втоо регистра 8.2 и персональный номодуля коммутации, поступающий шине 25 номера модуля коммутасвоим сигналом устанавливает в 30 первый триггер 11 ° В каком-то гом модуле коммутации, номер коого, помещенный в четвертый ретр 8.4, совпадает на втором бло10 сравнения с персональным номемодуля коммутации, второй триг12 устанавливается в "1". Затем шине 27 первого этапа коммутации тупает сигнал, по которому начится процесс обмена информацией у двумя выбранными (скоммутироными) каналами. В том модуле тации, где стоит в "1" первый ггер 11, срабатывает первый элет И 13, и единичный сигнал на выходе пропускает на выход перо мультиплексора 17 на два навления код первого регистра 8.1, е, номер первого канала пары. т код поступает на управлякщие ды мультиплексора 5 на и направий, что заставляет его пропустить выход накопленную информацию нно с того сдвигового регистра

1-2.п приема, код которого указан ервом регистре 8.1. Кроме того, ничный сигнал с выхода первого мента И 13 через первый элемент

20 поступает на управляющие вхо1 4 ды элементов 6.1-6.m с тремя состояниями и открывает их.

Таким образом, информация первого канала коммутируемой пары из мультиплексора 5 на и направлений через

m элементов 6.1-6.m поступает Hà m рабочих шин коммутации (РШК) 26, по которым распространяется на все модули коммутации, входящие в коммутатор. Но только в том модуле коммутации, где второй триггер 12 установлен в "1", срабатывает третий элемент И 15, единичный сигнал на выходе которого через второй элемент ИЛИ

21 поступает на управляющие входы усилителей 7.1-7,m и открывает их.

Таким образом, информация первого канала коммутируемой пары иэ РШК 26 через ш усилителей 7.1-7.m поступает на все и сдвиговых регистров

4.1-4.п выдачи в виде m-разрядного двоичного кода. Но записывается этот код только в один из сдвиговых регистров 4.1-4.п выдачи, номер которого в виде сигнала с дешифратора 19 поступает на вход разрешения записи в сдвиговый регистр выдачи параллельным кодом. Дешифратор 19 дешифрирует код номера второго канала коммутируемой пары, указанного в регистре

8.3 и пропущенного вторым мультиплексором 18 под действием единичного сигнала с выхода третьего элемен та И 15.

На этом первый этап коммутации заканчивается. Он позволяет информацию, накопленную в одном из сдвиговых регистров 2.1-2.п приема первого канала коммутируемой пары, переписать в один сдвиговый регистр

4.1-4.п выдачи второго канала коммутируемой пары. Второй этап коммутации заключается в обратном действии: информацию, накопленнчю в одном из сдвиговых регистров 2.1-2.п приема второго канала коммутируемой пары, переписывают в один из сдвиговых регистров 4.1-4.п выдачи первого канала коммутируемой пары. Для этого сигнал на шине 27 снимается и выдается сигнал на шину 28 в виде логической "1 . В том модуле коммутации, где установлен;з "1" второй триггер 12, срабатывает четвертый элемент И 16, и единичный сигнал на его выходе пропускает на выход первого мультиплексора 17 код второго канала коммутируемой пары, который, 1368971 поступив на управляющий вход мультиплексора 5 на и направлений, пропускает на выход последнего информацию одного из сдвиговых регистров

2.1-2.п приема второго канала коммутируемой пары. Кроме того, единичный сигнал с выхода четвертого эле-. мента И 16 через первый элемент ИЛИ

20 открывает элементы 6.1-6.m с тремя устойчивыми состояниями, и информация с мультиплексора 5 на п направлений через элементы 6.1-6.m поступает на 1шгну 26 и по ней к тому модулю коммутации, в котором в "1" стоит первый триггер 11. А в этом модуле на втором этапе коммутации срабатывает второй элемент И 14, единичный сигнал на выходе которого открываетвторой мультиплексор 18 и пропускает на его выход код первого канала коммутируемой пары. Этот код дешифрируется дешифратором 19, и один иэ

его выходов открывает соответствующий сдвиговый регистр 4.1-4.п выдачи для записи m-разрядного параллельного кода, поступающего из шины

26 через усилители 7.1-7.m, которые предварительно открываются единичным сигналом с выхода второго элемента ИЛИ 21 в счет сигнала логической

"1", поступающего с выхода второго элемента И 14.

Предлагаемое устройство позволяет повысить скорость соединения двух абонентов, так как в нем эти соединения происходят за два такта.

Формул а изобретения

Модуль многоканального коммутатора, содержащий дешифратор, первый регистр, входные, ныходные иинформационные шины, отличающийся тем, что, с целью повышения быстродействия, введены п усилителей-приемников, и усилителей-передатчиков, и ш-разрядных сдвиговых регистров приема, п m — разрядных сдвиговых регистров выдачи, m-разрядный мультиплексор на и направлений, группу усилителей и группу элементов с тремя устойчивыми состояниями, второй, четвертый регистры, два блока сравнения, два триггера, четыре элемента

И, два мультиплексора и два элемента

ИЛИ, причем входы усилителей-приемников соединены с соответстнующими входными шинами коммутатора, а выхо10

55 ды — с входами соответствующих mразрядных сдвиговых регистров приема, выходы которых соединены с соответствующими и входами m-разрядного мультиплексора на п направлений, ш выходов которого соединены с первыми входами элементов из группы элементов с тремя устойчивыми состояниями, выходы которых подключены к соответствующим рабочим шинам коммутации, к которым подключены входы усилителей из группы усилителей, выход каждого из усилителей группы соединены с оответствующими параллельными вхоами всех n m-разрядных сдвиговых егистров выдачи, выходы которых соединены с входами соответствующих усилителей-передатчиков, выходы которых подключены к соответствующим выходным шинам, информационные шины подключены к входам регистров памяти, выход первого регистра памяти соединен с первыми информационными входами первого и второго мультиплексоров на два направления, выход третьего регистра памяти соединен с вторыми информационными входами первого и второго мультиплексоров на два направления, выходы второго и четвертого регистров памяти соединены с первыми входами соответственно первого и второго блоков сравнения, вторые входы которых подключены к шине номера модуля коммутации, а выходы первого и второго блоков сравнения соединены с информационными входами соответственно первого и второго триггеров, выход первого триггера соединен с первыми входами первого и второго элементон И, выход второго триггера соединен с первыми входами третьего и четвертого элементов И, вторые входы первого и третьего элементов

И подключены к шине первого этапа коммутации, вторые входы второго и четвертого элементов И- к шине второго этапа коммутации, выходы первого и четвертого элементов И соединены с соответствующими управляющими входами первого мультиплексора на два напранления и соответствующими входами первого элемента ИЛИ, выходы второго и третьего элементов И соединены с соответствующими управляющими входами второго мультиплексора на два направления и соответствующими нходами второго элемента ИЛИ, ныходы первого и второго элементов ИЛИ сое136897 ди ве

Составитель А. Чаховский

Техред А. Кравчук Корректор Л. Патай едактор М. Бланар аказ 314/55 Тираж 928

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ены с управляющими входами соотственно элементов из группы элеменс тремя устойчивыми состояниями силителей из группы усилителей, оды первого и второго мультиплекОв на два направления соединены

1 8 соответственно с управляющим входом мультиплексора на и направлений и входом дешифратора, п выходов которого соединены с входами разрешения параллельной записи соответствующих ш-разрядных сдвиговых регистров выдачи.