Устройство для формирования адресов буферной памяти

 

Изобретение относится к вычислительной технике и используется в блоках буферной памяти. Цель изобретения - расширение области применения за счет формирования текущих адресов для заданных областей буферной памяти . Устройство содержит блок памяти 1, арифметико-логический блок 2, регистр 3, элемент И 4, первый 5 и второй 6 счетчики, формирователь 7, сумматор 8, мультиплексор 9. Устройство предназначено для формирования адресов для буферной памяти устройств приемопередачи данных по линии связи с временным уплотнением каналов. Тракт с временным уплотнением представляет собой две линии - линию передаваемых и линию принимаемых данных, по которым соответственно передается и принимается информация по нескольким каналам . В каждом канальном интервале передается или принимается одно слово данных. 3 ил. G (Л с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (5!)4 G 11 С 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4130076/24-24 (22) 02.10.86 (46) 30.10.88. Бюп. М 40 (71) Рижское производственное объединение ВЭФ им.В.И.Ленина (72) А.А.Гаврилов и В;А.Гаврилов (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР

У 813504, кл. G 06 F 9/Э6, 1981.

Авторское свидетельство СССР

В 1126954, кл. G 06 Р 9/36, 1984. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСОВ БУФЕРНОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике и используется в блоках буферной памяти. Цель изобретения — расширение области применения

„SU 1434495 А 1 за счет формирования текущих адресов для заданных областей буферной памяти. Устройство содержит блок памяти

1, арифметико-логический блок 2, регистр 3, элемент И 4, первый 5 и второй 6 счетчики, формирователь 7, сумматор 8, мультиплексор 9. Устройство предназначено для формирования адресов для буферной памяти устройств приемопередачи данных по линии связи с временным уплотнением каналов. Тракт с временным уплотнением представляет собой две линии — линию передаваемых и линию принимаемых данных, по которым соответственно передается и принимается информация по нескольким ка- у

C налам. В каждом канальном интервале передается или принимается одно слово данных. 3 нл. С."

1434495

Изобретение относит<.я к вычислительной технике и может быть исполь-! зовано в блоках буферной памяти.

Цель изобретения — расширение об—

5 ласти применения за счет формирования текущих адресов заданных областей буферной памяти.

На фиг. изображена структурная схема устройства; на фиг. 2 — времен- 1О ная диаграмма работы устройства; на фиг. 3 — пример состояния устройства в процессе приема и передачи сообщений . !

Устройство для формирования адре- 15 сов буферной памяти (фиг. 1) содержит ! блок памяти, арифметико-логическии блок (АЛБ) 2, регистр 3, элемент И 4, первый 5, второй 6 счетчики, формирователь 7 сигналов сброса, сумматор 8, 20 мультиплексор 9, первый и второй входы 10 и 11 синхронизации, вход 12 загрузки, вход 13 записи чтения, первый и второй входы 14 и 15 разрешения, первый и второй адресные входы 25

16 и 17, выход 18 счетчика 5, выход

19 блока памяти 1, выход 20 счетчика

6, выход 21 формирователя 7.

Первый вход синхронизации устройства (вход 10) является входом ка- 30 нальной синхронизации и предназначен для синхронизации канальных интервалов, По перепаду 1 — 0 сигнала канальной синхронизации изменяется на еди— ницу состояние счетчика канальных интервалов (счетчик 6).

Второй вход синхронизации устройства (вход 11) является входом цикловой синхронизации и предназначен для синхронизации нулевого канального ин- А тервала. По перепаду 0-1 сигнала цикловой синхронизации формирователь 7 формирует сигнал сброса (фиг. 2) счетчика канальных интервалов (счетчик 6 ).

По входу загрузки устройства

45 (вход 12) обеспечивается загрузка с выхода 2 в регистр 3 для.получения на выходе 16 устройства текущего адреса для текущего канала (сначала для приема, затем для передачи), Вход записи чтения устройства (вход 13) предназначен для стробирования записи в блок 1 памяти в зависимости от состояния входов разрешения: от состояния первого входа раз55 решения (вход 14) в цикле приема и второго входа разрешения (вход 15) в цикле передачи. Выбор входного сигнала осуществляет мультиплексор 9.

Разрядность счетчика 6 определяется из цикла канальных интервалов тракта с временным уплотнением, Для 32 ка налов разрядность счетчика равна 5.

Разрядность счетчика 5 определяется максимальной длиной сообщения по одному из каналов. При максимальной длине сообщения восьми слон счетчик

5 как и блок 1 памяти имеет разрядность равную трем.

Счетчик 5 предназначен для формирования текущего отсчета для вьгчисле— ния ААБ 2 текущих адресов. Блок 1 памяти предназначен для записи и хранения отсчетов для каждого передающего и каждого приемного канала. При числе каналов 32 емкость блока 1 памяти равна 64 слова, причем разрядность слова зависит от максимальной длины сообщения. Формирование текущего ад— реса осуществляет АЛБ 2, который выполняет операцию С вЂ”  — 1, где С состояние выхода 18 счетчика 5 (те— кущего отсчета);  — состояние выхода 19 блок 1 памяти. Счетчик 6 формирует номер канального интервала (адрес области буферной памяти). Сумматор 8 предназначен для согласования входной и выходной информации, принимаемой и передаваемой из буферной памяти. В циклах приема состояния счетчика 6 сумматор 8 уменьшает на 1, в цикле передачи увеличивает на 1.

Каждый канальный интервал делится на четыре цикла обращения к блоку

1 памяти: чтение, запись, чтение, запись. Первые два обращения при приеме сообщения, вторые два — при передаче сообщения.

В исходном состоянии в циклах записи в блок 1 памяти постоянно записывается значение счетчика 5. Импульс записи проходит через элемент И 4 на вход записи блока памяти.

В циклах чтения из блока 1 памяти считывается значение, записанное в блок 1 памяти в том же канальном интервале предыдущего цикла. В резуль— тате для всех каналов на выходе И!Д 2 формируется и загружается в регистр 3 код нуля — начальные текущие адреса для каждого канала как приемного, так и передающего, так как в данном случае В = С вЂ” 1.

При приходе слова сообщения, о чем свидетельствует логический "0 в цикле приема на входе 14 устрой -тва, занам интервале. Появление слова сообщения в нулевом канале ("0" на входе 14 ):. вызывает запрет записи в блок 1 памяти, вследствие чего состояние выхода

19 блока 1 памяти в данном канальном интервале не изменяется, а состояние выхода 16 устройства увеличивается на

1 поскольку состояние выхода 18 продолжает увеличиваться.

В цикле передачи работа устройства отличается только тем, чта о соот ношении информирует сигнал на входе 15.

Формула изобретения

Устройство для формирования адресов буферной памяти, содержащее блок памяти, мультиплексор, регистр и элемент И, причем выход регистра является первым ацресным выходом устройства, вход загрузки регистра является входом загрузки устройства, первый адресный вход блока памяти является первым входом синхронизации устройства, о т л и ч а ю щ е е с я тем, чта, с целью расширения области применения за счет формирования текущих адресов для заданных областей буферной памяти, в него введены арифметическо-логический блок, первый и второй счетчики, сумматор, формиРователь сигналов сброса, причем вход синхронизации первого счетчика соединен с входом формирователя сигналов. сброса и является вторым входом синхронизации устройства, выход формирователя сигналов сброса соединен с входом установки второго счетчика, выходы которого соединены с входами первой группы сумматора, входы второй группы которого подключены к первому входу синхронизации устройства и входу синхронизации второго счетчика, выхацы сумматора соединены с адресными входами группы блока памяти и являются вторым адресным выходом устройства, первый вход синхронизации устройства соединен с управляющим входам мультиплексора, первый и второй информационные входы которого являются первым и втоpbIM входами разрешения работы устройства, выход мультиплексора подключен к второму входу элемента И, первый вход которого является входам записи/ чтения устройства, выход элемента И соединен с входом записи/чтения блока памяти, информационные входы которого

3 1434 95 прещается (в соответствующем канальном интервале) запись в блок 1 памяти. Тем самым для данного канального интервала, по которому проходит сообщение, в блоке 1 памяти па соответствующему адресу, равному номеру канального интервала, будет записано значение С, предшествовавшее появлению сигнала на входе 14. В результате разни- !0 ца между текущим состоянием счетчика

5 и состоянием на выходе блока 1 памяти в соответствующем канальном интервале будет увеличиваться на 1, что объясняется постоянным значение В для данного канального интервала, вследствие запрета записи и изменение значения С в начале каждого цикла. Таким образом на входе 16 устройства формируется текущий agpec a саатветству- 20 ющего канального интервала.

Сообщение представляет собой последовательность слов сообщений, вызывающих появление "0" на входе 14 устройства для принимаемого и на вхо- 25 де 15 для передаваемого сообщения в соответствующем канальном интервале.

Пропадания слова сообщения в соответствующем канальном интервале вызывает запись по соответствующему адресу блока 1 памяти текущего отсчета, т.е. инициализацию т кущего адреса.

При передачи сообщений в циклах передачи анализируется состояние входа 15. На фиг. 3 приведен пример сос35 таяния устройства в процессе приема и передачи сообщения. Счетчик 5 устройства не инициализируется и постоянно каждый цикл изменяет свое состояние (выход 18). На выходе 20 счетчика б формируются входы канальных интервалов. На выходе 17 сумматора 8 имеем уменьшенный на 1 код канального интервала и циклах приема (с целью согласования задержки входной инфор- 45 мации, поскольку входное слово данных будет полностью принято в конце данного канального интервала) и увеличенный на 1 код канального интервала в циклах передачи (поскольку слово

50 данного канального интервала будет передаваться с задержкой на один канальный интервал).

При отсутствии на входе слова сообщения ("1" на вхопе 14 устройства) постоянно осуществляется запись в блок

1 памяти состояния счетчика 5. Результат операции АЛУ 2 дает на выходе 16 устройства код нуля в каждом каняль5 1434495 6 соединены с выходами первод о счетчи- которого соединены с выходами блока ка и информационными входами первой памяти, выходы арифметика-логическогруппы арифметико-логического блока, го блока соединены с информационными информационные входы второй группы входами регистра.

Ю

21М

30fltlСЬ

ЧПЯНУР 3ОПУСЬ ЧПЧРНОЕ

--34495

Составитель Ю.Сычев

Техред А.Кравчук Корректор Г.Решетник

Редактор Ю.Середа

Заказ 5561/54

Техред 590 Подписное

ВИИИ11И Государственного комитета СССР по делам изобретений и открытий

113035, 11осква, Ж-35, Раушская наб., д. 4р5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4