Ассоциативное запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано в качестве ассоциативного запоминающего устройства (АЗУ) в системах обработки информации, в частности в устройствах распознавания и синтеза информационных сигналов Цель изобретения состоит в повышении быстродействия устройства за счет того, что в АЗУ хранится одна искомая последовательность , в результате чего время поиска ее равно времени приема признаковой последовательности. Устройство содержит входной регистр 1, дешифратор 2 признака конца последовательности , элемент 3 задержки, блок 4 памяти, блок 5 сравнения, счетчик 6 адреса, триггеры 7 и 8, элементы И 9-12, элементы ИЛИ 13-16, элемент НЕ 17, группу элементов И 18. Для хранения нескольких информационных последовательностей необходимо несколько описанных АЗУ с соответствующей коммутацией входов и выходов. 1 ил. (С

СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИН ЕСНИХ

РЕСПУБЛИН

А1 (51) 4 С 11 С 15/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTW1 (21) 4153691/24-24 (22) 28.11.86 (46) 30.10.88. Бюл. Н 40 (72) В.С. Лупиков и В.A. Зубцовский (53) 681.327 (088 ° 8) (56) Авторское свидетельство СССР

Р 1174988, кл. С 11 С 15/00, 1983.

Авторское свидетельство СССР

В 1316049, кл. G 11 С 15/00, 1986. (54) АССОЦИАТИВНОЕ ЗАНОИИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано в качестве ассоциативного запоминающего устройства (АЗУ) в системах обработки информации, в частнос" ти в устройствах распознавания и синтеза информационных сигналов. Цель изобретения состоит в повышении быстродействия устройства за счет того, что в АЗУ хранится одна искомая пос" ледовательность, в результате чего время поиска ее равно времени приема признаковой последовательности.

Устройство содержит входной регистр

1, дешифратор 2 признака конца последовательности, элемент 3 задержки, блок 4 памяти, блок 5 сравнения, счетчик 6 адреса, триггеры 7 и 8, элементы И 9-12, элементы ИЛИ 13-16, элемент НЕ 17, группу элементов И

18. Для хранения нескольких информационных последовательностей необходимо несколько описанных АЗУ с соответствующей коммутацией входов и выходов. 1 ил.

1434501

Изобретение относится к вычислительной технике и может быть использовано в качестве ассоциативного запоминающего устройства в системах .обработки информации.

Цель изобретения — повышение быстродействия устройства.

На чертеже изображена структурная схема предлагаемого устройства.

Устройство содержит входной регистр 1, дешифратор 2 признака конца последовательности, элемент 3 задержки, блок 4 памяти, блок 5 сравнения, счетчик 6 адреса, первый 7 и второй

8 триггеры, первый 9, второй 10, третий 11 и четвертый 12 элементы И, первый 13, второй 14, третий 15 и четвертый 16 элементы ИЛИ, элемент

НЕ 17, группу элементов И 18, инфар- 20 мационные входы 19, вход 20 начальной установки, вход 21 синхронизации, тактовый вход 22, выход 23 окончания циклов.и информационные выходы 24.

Устройство работает следующим об- 25 разом.

В блоке 4 памяти хранятся иденти фикационная последовательность, записанная начиная с нулевого адреса, и, следующая непосредственно за ней, 30 искомая информационная последовательность (для хранения нескольких ,информационных последовательностей необходимо несколько ассоциативных запоминающих устройств (АЗУ) с соответствующей коммутацией входов и выходов, при этом элементы И 18 должны иметь три состояния, а элемент НЕ должен быть выполнен с открытым коллектором).

Перед началом работы по входу 20 поступает сигнал начальной установки, по которому устанавливаются в нулевое состояние счетчик 6 и триггер

8. Триггер 7 устанавливается в единичное состояние задним фронтом сигнала на выходе элемента ИЛИ 13 °

Слова признаковой последовательности поступают на вход 19 в сопровождении сигнала на входе 21, по ко"

50 торому они заносятся в регистр 1.

Сигнал са входа 21 поступает также на элемент 3 задержки, который задерживает его на время срабатывания блока 5 сравнения.

Информация с выхода регистра 1 поступает на входы блока 5, на других входах которого находится первое

2 слово идентификационной последовательности, считанное из блока 4 памяти по нулевому адресу. Если первые слова последовательности совпадают, то сигнал с блока 5 поступает на элемент И 10, где стробируется сигналом с выхода элемента 3 задержки. Так как триггер 7 находится в единичном состоянии, то сигнал с вы-! хода элемента И 10 через элемент ИЛИ

15 поступает на счетный вход счетчика 6 и изменяет его состояние на единицу. Далее. происходит сравнение второго и последующих слав последовательности, поступающей па входу 19 с последовательностью, записанной в блоке 4.

Если последовательность со входа

19 и идентификационная последовательность, записанная в блоке 4, оказались идентичными, то при сравнении последнего слова последовательности ! которое является признаком конца последовательности, сигнал с выхода элемента И 10 поступает через открытый в этом случае элемент И 11 на вход триггера 8. Триггер 8 устанавливается в единичное состояние. Сигнал с выхода триггера 8 поступает через элемент НЕ 17 на выход 23 устройства, указывая, что она переходит в режим считывания информации. Сигнал с выхода триггера 8 поступает также на вход элементов И 18, выводя

4 их из состояния высокого сопротивления, тем самым подключая выход блока 4 к информационным выходам 24 устройства. Сигнал с выхода триггера

8 поступает также на вход элемента И

12, подключая счетный вход счетчика

6 к входу 22 устройства, сигналы с которого увеличивают на единицу адрес чтения при передаче информационной последовательности, записанной в блоке 4.

Когда считана последнее слово последовательности, записанной в блоке

4, сигнал со входа 22 устанавливает счетчик 6 в нулевое состояние, а появляющийся в этот момент сигнап переполнения со счетчика 6 через элемент ИЛИ 14 поступает на триггер 8 р сбрасывая его в нулевое состояние.

Нулевой уровень сигнала на выходе триггера 8 отключает вход 22 устройства от счетного входа счетчика, 6, переводит элемент И 18 в состояние высокого выходного сопротивления, 143450 4

Подписное

Тираж 590

ВНИИПИ Заказ 5561/54

Произв.-полигр, пр-тие, r. Ужгород, ул. Проектная, 4 в результате чего на выходе 23 устройства появляется сигнал, указыв"-.— ющий, чта устройство находится в режиме приема информации.

Если сравнлваемые последовательности оказались неидентичными, то сигнал с блока 5 поступает на элемент И 9, где стробируется сигналом с выхода элемента 3 задержки. Сигнал с выхода элемента И 9 поступает

Hа вход триггера 7 к сбрасывает его в нулевое состояние, а также поступает через элемент ИЛИ 16 на вход счетчика 6 и сбрасывает его и нулевое 15 состояние, которое он сохраняет до конца текущей последовательности.

Задним фронтом сигнала с выхода дешифратора 2 конца последовательности, поступающим через элемент ИЛИ 13, 20 триггер 7 устанавливается в единичное состояние. Устройство готово к приему следующей последовательности.

Блок 4 памяти может быть вьгполнен, в частности, в виде блока постоянной 25 памяти, Формула из обретения

Ассоциативное запоминающее устрой- 30 ство, содержащее блок памяти, счетчик адреса, блок сравнения, первый элемент И, первый триггер, первый элемент ИЛИ и дешифратор признака конца последовательности, причем

35 адресные входы блока памяти соединены с выходами разрядов счетчика адреса, выходы блока памяти соединены с входами первой группы блока сравнения, выход "Не равно" которого соединен с первым входом первого элемента И, выход которого соединен с входом установки в "0" первого триггера, вход установки в "1" которого соединен с выходом первого элемента ИЛИ, 45 первый вход которого соединен с выходом дешифратора признака конца последовательности, второй вход элемента ИЛИ является входом начальной установки устройства, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в него введены второй, третий и четвертый элементы

И второй, третий и четвертый эле-! маять; ИЛИ, второй триггер, входной ре"истр, элемент задержки, элемент

НЕ к гругпа элементов И, первые входы которых соединены с выходами блока памят:л, выходы элементов И группы являются информационными выходами устройсгва, первые входы второго и четвертого элементов ИЛИ соединены с входам начальной установки yñTðoéства, входы второй группы блока сравнения и входы дешифратора признака конца г.,ослецовательности соединены поразрядно с выходами входного регистра, информационные входы которого являются информационными входами устрой .тва, вход приема входного регистра и вход элемента задержки объединены к являются входом синхронизации устройства, выход элемента задержки соединен с вторым входом первого и первым входом второго элементов И, второй вход второго элемента И соединен с выходом "Равно" блока сравнения, выход первого элемен- . та И соединен с вторым входом четвертого элемента ИЛИ, выход которого соединен с входам сброса счетчика адреса, счетный вход которого соединен с выходом третьего элемента HJIH выход переноса счетчика адреса соединен с вторым входом второго элемента ИПИ, выход дешифратора признака конца последовательности соединен с первым входом третьего элемента И„ второй вход которого и первый вход третьего элемента ИЛИ соединен с выходом второго элемента И, третий вход которого соединен с выходом первого триггера, выход третьего элемента И соединен с входом установки в

"1" второго триггера, вход установки в "0" которого соединен с выходом второго элемента ИЛИ, выход второго триггера соединен с первым входом четвертого элемента И, вторыми входами элементов И группы и с входом элемечта НЕ„ выход которого является выходом окончания циклов работы устройства, второй вход четвертого элемента И является тактовым входом устройства, выход четвертого элемента И. соединен с вторым входом третьего элемента ИЛИ.