Устройство для синхронизации работы двух процессоров с общим блоком памяти

Авторы патента:

G06F9/52 - синхронизация программы; взаимное исключение, например посредством семафоров

Изобретение относится к области вычислительной техники и может быть использовано при построении многопроцессорных систем с общей памятью. Целью изобретения является повьшение быстродействия устройства. Устройство содержит первый, второй элементы И 1,2, первый, второй триггеры 3,4, двухфазный генератор 7 импульсов, третий триггер 8, четвертьй триггер 15. Устройство обеспечивает асинхронную и равноприоритетную работу двух процессоров с общим блоком памяти. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 С 06 Р 13/00, 1/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И А ВТОРСН0МУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4282753/24-24 (22) 13.0?.87 (46) 15. 12.88. Бюл. Ф 46 (72) Д,И.Клейнер,. В,И.Латьппев, В.П.Анциферов, В.Ф.Тараев и В.Н.Евстигнеев (53) 681.3 (088.8) (56) Авторское свидетельство СССР

У 1280643, кл. С 06 F 13/00, 1986. . Авторское свидетельство СССР

Ф 1241246, кл. С 06 F 13/00, 1985. (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ

РАБОТЫ ДВУХ ПРОЦЕССОРОВ С ОБЩИМ

БЛОКОМ ПАМЯТИ

„„SU„„) 444 Т94 А 1 (57) Изобретение относится к области вычислительной техники и может быть использовано при построении многопроцессорных систем с общей памятью.

Целью изобретения является повьппение быстродействия устройства, Устройство содержит первый, второй элементы

И 1,2, первый, второй триггеры 3,4, двухфазный генератор 7 импульсов, третий триггер 8, четвертый триггер

15. Устройство обеспечивает асинхронную и равноприоритетную работу двух процессоров с общим блоком памяти.

2 ил.

1444794

Изобретение относится к области вычислительной техники и может быть использовано при построении многопроцессорных систем с асинхронным обращением нескольких процессоров к общему блоку памяти.

Целью изобретения является повышение быстродействия устройства.

На фиг.1 представлена блок-схема устройства; на фиг.2 вЂ” блок-схема включения устройства для синхронизации в системе из двух процессоров и общего блока памяти.

Устройство содержит (см.фиг,I) 15 первый, второй элементы И 1,2, первый, второй триггеры 3,4, выходы запроса первого, второго процессоров

5,6, двухфазный генератор 7 импульсов, третий триггер 8, входы блоки- 20 ровки доступа первого, второго процессоров 9, 10, установочные выходы первого, второго процессоров 11, 12, выходы синхронизации обмена первого, второго процессоров 13, 14, четвертый 25 триггер 15, входы разрешения обмена первого, второго процессоров 16, 17, тактовые выходы первого, второго процессоров 18 19.

На фиг,2 изображены устройство 20 30 для синхронизации работы двух процессоров с общим блоком памяти, первый, второй процессоры 21,22, блок 23 памяти, элемент ИЛИ 24, первый, второй процессорные элементы 25,26, с пер- 35 вого по шестой элементы И 27-32, первый, второй регистры 33,34 адреса, с первого по четвертый шинные формирователи 35-38, первый, второй элементы 39,40 задержки.

Устройство работает следующим образом.

При включении питания процессорные элементы 25, 26 формируют сигналы УСТ, УСТ, которые устанавливают 45 триггеры 3 и 8 в нулевое состояние.

При этом первык же импульс внутренней тактовой частоты ТИ и ТИ сбросит соответственно триггер 4 и триггер 15 в нулевое состояние.

Установкой единичного потенциала на входах блокировки доступа процессоров 9, 10 доступ процессоров 21, 22 к блоку 23 памяти блокирован.

При поступлении, например, на вход 5 сигнала запроса (ЗП) от первого процессора 2 1 импульс частоты Р1 двухфазного генератора 7 через элемент

И 1 устанавливает триггер 3 в единич-. ное состояние, Установкой единичного потенциала на входе блокировки доступа (БД) первого процессора 9 устройство 20 обеспечивает монопольное использование блока 23 памяти первым процессором 21. Выходы адресного регистра 33 первого процессора 21 переходят из высокоимпедансного в активное состояние.

Элемент И 2 при этом будет закрыт потенциалом с нулевого выхода триггера 3. Передний фронт импульса внутренней тактовой частоты (ТИ) процессорного элемента 25 устанавливает триггер 4 в единичное состояние.

Появление на входе процессорного элемента 25 сигнала разрешения обмена (РЗП) позволяет процессору продолжать процедуру обмена с блоком

23 памяти. Процессорный элемент 25 снимает сигнал ЗП и одновременно выставляет.на совмещенной системной магистрали адрес/данные (АД) адрес, который по заднему фронту сигнала синхронизации обмена (ОБИ) переписывается в адресный регистр 33 процессора 2 1. Этим же сигналом триггер 4 возвращается в исходное нулевое состояние.

Если процессор 21 осуществляет процедуру чтения данных из блока 23 памяти, он формирует сигнал чтения

ДЧТ, который через элемент И 27 открывает шинный формирователь 35 на передачу информации от блока 23 памяти на магистраль АД процессорного элемента 25. Шинный формирователь 36 при этом находится в высокоимпедансном состоянии, Элементы И 29 и ИЛИ

24 закрыты и на управляющем входе блока 23 памяти установлен нулевой уровень, соответствующий режиму чтения памяти.

Если процессор 2 1 осуществляет процедуру записи данных в блок 23 памяти, процессорный элемент 25 синхронно с выставкой на магистрали

АД информации формирует сигнал записи ДЗП, Сигнал ДЗП через открытый элемент

И 29 и элемент ИЛИ 24 устанавливает единичный потенциал (режим записи данных) на управляющем входе блока

23 памяти, а также через элемент

И 28 и элемент 39 задержки открывает шинный формирователь 36 на передачу данных из процессора 25 в блок

23 памяти.

3 4(147

По окончании процедуры обмена ггервого процессора 21 с блоком 23 памяти сигнал ОБМ, поступающий на синхровход триггера 3, сбрасывает его в

5 исходное нулевое состояние.

При поступлении от второго процессора 22 сигнала ЗП до окончания процедуры обмена первого процессора 21 с блоком 23 памяти сигнал разрешения обмена РЗП не будет сформирован и дальнейшая работа процессора 22 будет приостановлена, После возврата триггера 3 в исходное состояние .первый же импульс частоты F2 перебросит триггер 8 в единичное состояние, закрывая тем самым элемент И 1, а также доступ процессора 21 к блоку

23 памяти. При получении процессорным элементом 26 сигнала разрешения 2р обмена (РЗП) он начинает аналогично процессорному элементу 25 выполнять процедуру обмена с блоком 23 памяти.

Формула, изобретения 25

Устройство для синхронизации работы двух процессоров с общим блоком памяти, содержащее первый, второй элементы И и первый, второй триггеры, причем единичный выход. первого триггера соединен с информационным входом второго триггера, о т л ивЂ” ч а ю щ е е с я . тем, что, с целью повьппения быстродействия устройства, в него введены третий, четвертый триггеры и двухфазный генератор импульсов, причем первые входы первого,. второго элементов И соединены с входами устройства для подключения выходов запроса первого, второго процессоров соответственно, вторые входы первого, второго элементов И соединены соответственно с первым, вторым выходами двухфазного генератора импульсов, третьи входы первого, второго элементов И соединены соответственно с нулевьмн выходами третьего, первого триггеров, вход синхронизации первого триггера и нулевой вход второго триггера соединены с входом устройства для подключения выхода синхронизации обмена первого процессора, вход синхронизации третьего триггера и нулевой вход четвертого триггера соединены с входом устройства для подключения выхода синхронизации обмена второго процессора, входы синхронизации второго, четвертого триггеров соединены с входами устройства1 для подключения тактовых выходов соответственно первого, второго процессоров, нулевые входы первого, третьего триггеров соединены с входами устройства для подключения установочных выходов первого, второго процессоров, единичный выход третьего триггера соединен с информационным входом четвертого триггера, выходы второго, четвертого триггеров соединены с выходами устройства для подключения к входам разрешения обмена первого, второго процессоров соответственно, нулевые ,выходы первого, третьего триггеров соединены с выходами устройства для подключения входов блокировки доступа соответственно первого, второго 1троцессоров.

1444794

Составитель С. Бурухин

Техред А. Кравчук

Редактор О.Спесивых

Корректор М.Васильева

Заказ 6507/49

Тираж 704

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Устройство для синхронизации работы двух процессоров с общим блоком памяти

Изобретение относится к вычислительной технике и может быть использовано в управляющей системе для индивидуального и синхронного группового управления различными устройствами

Многоканальное устройство для подключения абонентов к общей магистрали // 1347079

Изобретение относится к вычислительной технике и может найти применение в многомашинных и многопроцессорных вычислительных системах для децентрализованного арбитража запросов на захват общей магистрали

Устройство для обслуживания групповых приоритетных запросов // 1297047

Изобретение относится к вычислительной технике и может быть использовано в многоканальных системах с приоритетным обслуживанием абонеН тов

Устройство для распределения заданий // 1282126

Устройство для распределения заданий процессорам // 1277106

Изобретение относится к вычислительной технике и может быть использовано при автоматизации выбора очередной программы из информационносвязанного набора программ, описываемого графом без циклов.Целью изобретения является повышение надежности за счет снижения аппаратных затрат

Многоканальное устройство для обработки запросов // 1242954

Изобретение относится к вычислительной технике, в частности к устройствам для управления очередностью обслуживания, может быть использовано при построении различных устройств автоматики и информационно-измерительной техники и является дополнительным к авт.св

Многоканальное устройство для подключения абонентов к магистрали // 1242951

Изобретение относится к вычислительной технике, в частности к устройствам приоритета, и может быть использовано в распределенных системах обработки информации для подключения отдельных абонентов к общему вычислительному ресурсу

Многоканальное устройство для приоритетного подключения абонентов к общей магистрали // 1239717

Изобретение относится к области вычислительной техники и может быть применено в многонашинных и многопроцессорных вычислительных системах, использзпощих для обмена данными общую магистраль

Устройство для моделирования приоритетных систем массового обслуживания // 1236494

Изобретение относится к специализированным средствам вычислительной техники, предназначено для моделировдния процесса обслуживания одним прибором любого числа потоков заявок с различными приоритетами и может быть использовано в устройст- ; вах, моделирующих работу систем массового обслуживания

Многоканальное приоритетное устройство // 1236477

Изобретение относится к вычисли тельной технике и может найти применение в управляющих вычислительных комплексах для реализации режима раз деления времени

Способ и устройство для очистки резервирования семафоров // 2380743

Изобретение относится к системе обработки, имеющей совместно используемую память, в частности к способу и устройству для очистки семафорных резервирований

Устройство микропрограммного управления // 1661762

Изобретение относится к вычислительной технике и предназначено для обеспечения микропрограммного управления устройств обработки данных

Механизм запроса поздней блокировки для пропуска аппаратной блокировки (hle) // 2501071

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении достоверности данных. Устройство запроса поздней блокировки, содержащее логический узел декодирования, выполненный с возможностью распознавания команды блокировки в начале критического участка для получения блокировки для критического участка; логический узел выполнения, выполненный с возможностью пропуска, по меньшей мере, части команды блокировки так, чтобы получить блокировку для критического участка, сохранения адреса и значения блокировки, на которые ссылается команда блокировки в записи блокировки, и выполнения критического участка без блокировки для критического участка; и логический узел запроса поздней блокировки, соединенный с логическим узлом выполнения, причем логический узел запроса поздней блокировки выполнен с возможностью инструктировать логический узел выполнения осуществлять попытку выполнения, по меньшей мере, части команды блокировки для получения блокировки для критического участка после начала критического участка и без перезапуска критического участка в ответ на выявление события запроса поздней блокировки при ожидании обработки критического участка. 3 н. и 21 з.п. ф-лы, 5 ил.

Система и способ для координации одновременных редакций совместно используемых цифровых данных // 2530249

Изобретение относится к области систем совместного использования цифровых данных. Техническим результатом является обеспечение возможности координации одновременных команд от множества пользовательских компьютеров в электронной сети для управления совместно используемыми данными и их редактирования на множестве компьютеров. Координирующее устройство может принимать команды для редактирования совместно используемых цифровых данных от множественных независимо работающих пользовательских компьютеров. Координирующее устройство может определять, что две или более команды от соответствующих пользовательских компьютеров являются взаимоисключающими, избыточными или иначе конфликтующими. Координирующее устройство может внедрять одну из множественных команд в глобальную очередь команд и может отменять другую(ие). Координирующее устройство может передавать глобальные команды на все пользовательские компьютеры для локального выполнения для реализации на них одних и тех же совместно используемых цифровых данных. 2 н. и 12 з.п. ф-лы, 7 ил.

Способ и система для обеспечения удаленного доступа к состоянию прикладной программы // 2536379

Изобретение относится к области удаленного доступа к состоянию приложения через компьютерную сеть. Техническим результатом является сокращение объема передаваемых данных. Способ содержит исполнение прикладной программы на серверном компьютере для выполнения приложения, связанного с ней. На клиентском компьютере, соединенном с серверным компьютером через коммуникационную сеть, исполняется программа удаленного доступа, чтобы обеспечить удаленный доступ к состоянию выполняемого приложения. На клиентском компьютере генерируется клиентская программа различия, содержащая кодированные данные, указывающие на изменение состояния приложения, полученного последним от серверного компьютера, и передается на серверный компьютер. На серверном компьютере исполняется клиентская программа различия для определения обновленного состояния приложения и генерируется серверная программа различия, кодирующая различие между обновленным состоянием приложения и состоянием приложения, посланного последним на клиентский компьютер. Серверная программа различия затем передается на клиентский компьютер и исполняется на клиенте для обновления состояния приложения, полученного последним от серверного компьютера. 3 н. и 26 з.п. ф-лы, 6 ил.

Управление версиями прецедентов // 2602783

Изобретение относится к способу бурения нефтяной скважины. Технический результат - повышение эффективности бурения скважины. Компьютерная система записывает множество прецедентов, причем каждый прецедент используется с программной системой, причем версия программной системы одна и та же для каждого прецедента, причем каждый прецедент содержит: набор входных данных и идентификацию родительского прецедента, из которого входные данные в прецеденте были скопированы, если только прецедент не является исходным прецедентом, причем идентификация родительского прецедента создает отношение "родитель - дочерний элемент" между прецедентом и родительским прецедентом. Компьютерная система создает иерархию отношений "родитель - дочерний элемент" среди множества прецедентов. Компьютерная система отображает поднабор множества прецедентов в ответ на поиск множества прецедентов. Выбирают меньший поднабор множества прецедентов в качестве избранной модели на основе модельных данных, сгенерированных набором входных данных для среды, в которой должна быть пробурена нефтяная скважина. Планируют бурение нефтяной скважины с использованием избранной модели для создания плана бурения. 2 н. и 16 з.п. ф-лы, 23 ил.