Декодирующее устройство @ -разрядного кода

 

Изобретение относится к вычислительной технике, а именно к устройствам преобразования информации. и может быть использовано при декодировании импульсных сигналов.Изобретние позволяет при декодировании ин(5)ормации равномерно распределять краевые кванты позиций импульса по всем К отсчетам в течение времени приема кодовой комбинации, что обеспечивает повьшение помехоустойчивости преобразуемого кода. Декодирующее устройство п-разрядного кода содержит два регистра 1 и 5 сдвига, два сумматора 3 и 10 по модулю два, два мажоритарных элемента 2 и 9, генератор 4 импульсов, делитель 6. частоты, блок 7 элементов И Q, коммутатор 1I, содержащий распределитель 12 импульсов и ключи 13, 3 ип. I сл

СО1ОЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСН ИХ

РЕСПУБЛИК и9) SU!1И по 4 Н 03 M 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К д 8TOPCHOMV СВИДЕТЕЛБСТВУ (21) 3992938/24-24 (22) 19. ) 2. 85 (46) 15. 12. 88. Бюл. М- 46 (71 ) Ленинградский электротехнический институт им. В.И. Ульянова (72) А.С. Ибрагимов, В.Д. Лосев, В.Ф. Маханьков и С.Н. Финогеева (53) 621.394.!4(088.8) (56) Авторское свидетельство СССР

Р 680169, кл. Н 03 M 13/00, 1978.

Авторское свидетельство СССР

Ô 559388, кл. Н 03 M 13/00, 1976. (54) ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО и-РАЗРЯДНОГО КОДА (57) Изобретение относится к вычислительной технике, а именно к устройствам преобразования информации, и может быть использовано при декодировании импульсных сигналов.Изобретние позволяет при декодировании информации равномерно распределять краевые кванты позиций импульса по всем К отсчетам в течение времени приема кодовой комбинации, что обеспечивает повьппение помехоустойчи. — : вости преобразуемого кода. Декодирующее устройство n — разрядного кода содержит два регистра 1 и 5 сдвига, два сумматора 3 и 10 по модулю два, два мажоритарных элемента 2 и 9, генератор 4 импульсов, делитель 6 частоты, блок 7 элементов И Я, коммутатор 11, содержащий распределитель 12 импульсов и ключи 13, 3 ип.

1444963

Изобретение относится к вычислительной технике, а именно к устройствам преобразования информации, и может быть испльзовано при деко5 дировании импульсных сигналов.

Цель изобретения — повьппение по-. мехоустойчивости кода.

На фиг. 1 представлена функциональная схема декодирующего устройства1 на фиг. 2 — функциональная схема коммутатора и его связи с первым регистром сдвига и вторым сумматором по модулю два, на фиг. 3 временная диаграмма работы комму- 15 татора.

Декодирующее устройство и-раз.— рядного кода содержит первый регистр 1 сдвига, первый мажоритарный элемент 2, первый сумматор 3 по 20 модулю два, генератор 4 импульсов, второй регистр 5 сдвига,.делитель

6 частоты, блок 7 элементов И 8, второй мажоритарный элемент 9, второй сумматор 10 по модулю два, ком- 25 мутатор ll, включающий в себя распределитель 12 и ключи 13.

На фиг. 1 позициями 14 и 1.5 обоз начены соответственно вход и выход устройства. 30

На фиг. 2, иллюстрирующей пример конкретного выполнения коммутатора

11 (для случая n = К = 7) и его связи с регистром 1 и сумматором 1О, .позициями 16 и 17 обозначены соответственно регистр и элемент И, на которых может быть выполнен рас— пределитель 12, позициями 18, 19 и

20 соответственно элементы ЗАПРЕТ, И и ИЛИ, на которых могут быть вы- 40 полнены ключи 13.

На фиг. 3 обозначены соответственно: Г.И. — сигнал, формируемый на выходе генератора 4 импульсов;

RG1-RG7 — сигналы, формируемые íà .45 соответствующих выходах распределителя 12 коммутатора 11, BKl ÁK7 сигналы, формируемые на соответствующих выходах ключей 13 коммутатора 11.

Устройство работает следующим образом.

Частота сдвигающих импульсов с ге- нератора 4 импульсов в К раз превышает частоту импульсной последовательности, поступающей на вход 14„ поэтому, каждой позиции кодовой комбинации дтводится К разрядов пер-, вого регистра 1 сдвига. Коммутатор

11, посредством распределителя 12 и ключей 13, на основании принятого закона коммутации отводов (j — пер- вые выходы первого регистра 1 сдвига () =(k+()i) i O,ï-2; 1=0,М-2,соответствующие номеру его ячейки, соединены с первыми информационными входами соответствующего д-го ключа 13 коммутатора 11, j» — вторые выходы первого регистра сдвига (j =(k+1) (i+I) — 1, i = n-2; j = k, с k-7), соответствующие номеру его ячейки, соединены со вторыми информационными входами соответствующего i-ro ключа 13 коммутатора 11, обеспечивают равномерное распределение (тасование) краевых квантов позиции импульса по всем К отсчетам в течение времени приема кодовой комбинации, подключаемых ко входам второго сумматора 10 по модулю два, который осуществляет" .К проверок для каждой позиции кода, Сигнал с выхода первого мажоритарного элемента 2 записывается во второй регистр 5 сдвига.

Спустя К тактов от начала декодирования, во втором регистре S будет записан выходной сигнал первого мажорираторного элемента 2 по первой позиции кода. В это время с делителя б частоты (коэффициент деления К) поступит сигнал на блок 7 элементов

И 8 и содержимое второго регистра 5 сдвига одновременно пройдет на второй мажоритарный элемент 9, которь(й, по принципу большинства, решает "1" или "0" соответствует данной позиции.

Таким образом, устройство, перераспределяя частотность появления ошибок (возникающих на границах элементов кода, в рассматриваемом случае — 1,7) в пределах квантовых от— счетов на уровне корректирующей способности кода, обеспечивает увеличение помехоустойчивости передаваемой информации.

Ф о р м у л а и з о б р е т е н и я

Декодирующее устройство n †ðàçðÿäного кода, содержащее первый регистр сдвига, состоящий из и последовательно соединенных k-разрядных регистров сдвига (Ев и), выход старшего разряда первого регистра сдвига соединен с первыми входами первого мажоритарного элемента и первого сумматора по модулю два, второй вход

1444963 которого чвляется входом устройства, генератор импульсов, выход которого соединен непосредственно с первыми входами первого и второго регистров сдвига и,через делитель частоты, 5 с первыми входами блока элементов И, выходы которого соединены с входами второго мажоритарного элемента, выход которого является выходом устрой- O

IO ства, второй сумматор по модулю два, выходы которого соединены с вторыми входами первого мажоритарного элемента, выход которого соедннен с вторым входом второго регистра сдвига, разрядные выходы которого соединены с вторыми входами блока элементов И, выход первого сумматора по модулю два соединен с вторым входом первого регистра сдвига, о т л и ч а ю щ е — 2(1 е с я тем, что, с целью повьппения помехоустойчивости кода, в устройство введен коммутатора, состоящий из и — разрядного распределителя импульсов и п-I к л ючеeй, 1;й выход первого регистра сдвига E(j1 (1с+1)

=O,п-2, jO - Ц соединен с перевес информационным входом соответствующегоо i-го ключа коммутато ра, j -й. вый, ход первого регистра сдвига (g (k+1) (i+1) = 1; i - б;п=2; j k, n k-2) соединен с вторым информационным входом соответствующего 1-го ключа коммутатора, выходы ключей коммутатора соединены с первыми входами второго сумматора по модулю два, второй вход которого подключен к последнему разряду первого регистра сдвига, выходы распределителя импульсов коммутатора, начиная с второго, соединены с управляющим входами соответствующих ключей коммутатора, вход распределителя импульсов коммутатора . подключен к выходу генератораимпульсов.

1444963

У й7НЛ2 4344

Of 834 Уб7

ГК

Nf

NZ

ЮЗ

®ф

861

Юб

087 б/И ба

ИУ йй бКУ

Составитель Б. Ходов

Редактор И. Сегляник Техред Л.Олийнык

Корректор 1 . Решетник

Заказ 6516/58 Тираж 929 Подлисное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий f13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4