Ассоциативно-адресное оперативное запоминающее устройство

 

Изобретение относится к вычислительной технике, в частности к устройствам хранения информации цифрой , ивых вычислительных систем. Цель изобретения - повышение информационной емкости и расширение области применения устройства за счет обеспечения адресного доступа к информации. Устройство содержит блок 1 матричной памяти, состоящий из запоминающей матрицы 6 и блока 6 2 усилителе й считывания, регистр 2, блок 3 модификации признака поиска, счетчик 4, элементы ИЛИ 5, элемент И 7, приоритетный анализатор 8, элемент ИЛИ-НЕ 9, матрицу 10 блоков 11 сравнения, адресньй коммутатор 12. Устройство позволяет реализовать адресный и ассоциативный доступ с возможностью маскирования при использовании обычной адресной памяти. 4 ил. гег11 (Л с СП ч со

С0103 СОВЕТСНИХ

СОЦИАЛИСТИ4ЕСНИХ

РЕСПУБЛИН (51)4 G 11 С 15/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ (Риз 8

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21 ) 4267898/24 — 24 (22) 24.06.87 (46) 15.01.89. Бюл. № 2 (72) В.И. Корнейчук, A.Ï. Марковский, Ю.В. Яблуновский, В.П. Сидоренко и А.В. Чернов (53) 681.327(088.8) (56) Заявка ФРГ № 2605344, кл, 42 t 2 15/00, опублик. 1978.

Авторское свидетельство СССР № 978197, кл. G 11 С 15/00, 1980. (54) АССОЦИАТИВНО-АДРЕСНОЕ ОПЕРАТИВНОЕ ЗАПОМИНА ОЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике, в частности к устройствам хранения информации цифро„„SU„„1451773 А1 вых вычислительных систем. Цель изобретения — повышение информационной емкости и расширение области применения устройства за счет обеспечения адресного доступа к информации. Устройство содержит блок 1 матричной памяти, состоящий из запоминающей матрицы 6 и блока 6 усилителей считывания, регистр 2, блок 3 модификации признака поиска, счетчик 4, элементы ИЛИ 5, элемент И 7, приоритетный анализатор 8, элемент ИЛИ-НЕ

9, матрицу 10 блоков 11 сравнения, адресный коммутатор 12. Устройство позволяет реализовать адресный и ассоциативный доступ с возможностью маскирования при использовании обычной адресной памяти. 4 ил, 1451 773

Изобретение относится к вычислительной технике,в частности к устройствам хранения информации цифровых вычислительных систем.

Цель изобретения — повышение информационной емкости и расширение области применения устройства за счет обеспечения адресного доступа к информации.

На .фиг, 1 представлена функциональная схема ассоциативно-адресного оперативного запоминающего устройства; на фиг. 2 — функциональная схема запоминающей матрицы, пример выполнения; на фиг. 3 — функциональная схема блока модификации признака поиска; на фиг. 4 — функциональная схема блока сравнения, пример выполнения. 20

Ассоциативно-адресное оперативное запоминающее устройство содержит (см.фиг. 1) матричный блок 1 памяти, содержащий m К столб1(ов и и строк (где m — количество,K-разрядных слов 25 в строке запоминающей матрицы 1), m» разрядный регистр 2, блок 3 модификации признака поиска, счетчик 4, имеющий разрядность 1од ш, m элементов ИЛИ 5. 30

Блок 1 содержит запоминающую матрицу 6, и блок 6 усилителей считывания. Устройство также содержит элемент И 7, приоритетный анализатор 8, элемент ИЛИ-HE 9, матрицу 10 блоков

11 сравнения, адресный коммутатор 12.

Устройство имеет старшие 13 и младшие 14 адресные входы, выход 15 "Окон- чание цикла поиска", информационные входы и выходы, объединенные в шину 40

16, вход 17 "Маска", выходы 18 "Результат поиска", вход 19 "Задание режима", вход 20 "Блокировка счета", вход 21 "Разрешение поиска", выход

22 "Окончание поиска".

Запоминающая матрица содержит (см.фиг.2) накопитель 23, адресный формирователь 24 выборки строк, адресный формирователь 25 выборки столбцов, разрядный коммутатор 26, усилители.27 записи — считывания, шинные формирователи 28 и блок 29 управления. Накопитель 23 разбит на К секций по min запоминающих элементов в каждой, причем m выходов каждой из них являются ш.К выходами 30 накопи55 теля 23.

Блок 3 признака поиска (см.фиг.3) содержит первую 31 и вторую 32 группу из К элементов НЕ, а также первую 33 и вторую 34 группы элементов И, выходы которых являются соответственйо выходами 35 и 36 блока 3.

Блок 11 сравнения в одном из возможных вариантов исполнения содержит (см.фиг.4) элемент HE 37, а также первый 38 и второй 39 элементы

И-HE с открытым коллектором, причем вход элемента HE 37 подключен к первому входу первого элемента И-НЕ 38 и является входом 40 блока11 сравнения.

В устройстве реализуются следующие режимы работы: режим адресной записи режим адресного чтения; режим ассоциативного поиска по фрагменту памяти; режим ассоциативного поиска по полному объему памяти.

Перед началом работы устройства счетчик 4 и регистр 2 обнулены.

В режиме адресной записи информационное слово поступает на шину 16 устройства, а на входы 13 и 14 поступают соответственно старшие и младшие разряды адреса ячейки накопителя

23 блока 1, в которую необходимо произвести запись. При появлении сигнала записи адресный формирователь 24 выборки строки выдает на соответствующей линии сигнал выборки для записи. Разрядный коммутатор 26 в зависимости от значений кода информационного слова выдает сигналы записи

"0" или "1" на соответствующие К линий и сигналы, не воздействующие на запоминающий элемент в остальные (m-1)> K линии В результате запись производится только в запоминающие элементы, находящиеся на пересечении выбранных координатных линий.

В режиме адресного чтения на входы 13 и 14 устройства поступает адрес ячейки накопителя 23. После появления сигнала чтения адресный формирователь 24 выборки строки выдает на соответствующую линию сигнал выборки для считывания, по которому со всех запоминающих элементов данной линии сигналы их состояний поступают на выходы 30 и входы разрядного коммутатора 26. Коммутатор 26 мультиплексирует сигналы, поступающие с m выхо;., дов из K секций накопителя 23 и через разблокированные шинные формирователи 28 (нулевой сигнал разблокировки поступает на вход 19 устрой14517 ства) выдает по одному сигналу от каждой из них на шину 16.устройства.

В режиме ассоциативного поиска по фрагменту памяти на шину. 16 устройства поступает K-разрядный код

5 признака поиска, а на входы 17 — K- разрядный код маски (единичные сигналы соответствуют замаскированным разрядам). На входах 19 и 20 устройства формируются соответственно сигналы единичного и нулевого уровней, т.е. разрешается запись в регистр 2, блокирующие шинные формирователи 28 и запрещается счет счетчиком 4 ° На входы 13 поступает адрес фрагмента памяти (строки накопителя 23), в котором необходимо провести ассоциативный поиск, а на вход 14 подаются сиг-. налы нулевого уровня. При поступле- 20 нии сигнала чтения матрица 10 производит логическое сравнение с маскированием каждого из mK-разрядных слов фрагмента памяти с К-разрядным признаком опроса в случае совпадения 26

i-ro слова (i=i,m), на выходе 18" матрицы 10 формируется сигнал еди- ничного уровня. Сигнал с выходов 18 . матрицы 10 записываются в регистр 2.

На выходах приоритетного анализатора

8 формируется адрес, например, старmего разряда регистра 2, в котором записан единичный сигнал,.а на выходе элемента ИЛИ-HE 9 — сигнал нулевого уровня. При этом на вход 19 поступает нулевой сигнал и найденное

К-разрядное слово выдается на шину t6 устройства, а соответствующий разряд регистра 2 обнуляется. Готовность устройства к выполнению очередной 40 операции ассоциативного поиска по фрагменту памяти определяется появлением сигнала единичного уровня на. выходе 15 устройства, В режиме ассоциативного поиска по полному объему памяти на входы 13 и

14 устройства подается нулевой код, а на вход 21 — сигнал единичного уровня . В результате аналогично ассоциативному поиску по фрагменту памяти осуществляется посЛедовательный ассоциативный опрос всех и строк (фрагментов) накопителя 23. При этом переход на очередной фрагмент памяти осуществляется добавлением единицы к счетчику 4, что возможно только после обнуления регистра 2.

Устройство производит ассоциативный опрос блока 1 через и+1 тактов

73

4 работы (1 — количество слов, совпадающих с признаком опроса). Сигнал переполнения счетчика 4, поступающий на выход 22, свидетельствует об окончании операции ассоциативного поиска. формула изобретения

Ассоциативно-адресное оперативное запоминающее устройство, содержащее матричный блок памяти, регистр, блок модификации признака поиска, счетчик, элементы ИЛИ, причем вход разрешения записи регистра и вход записи-чтения матричного блока памяти объединены и являются входом Задание режима" ! устройства, информациойные входы и выходы первой группы нагруэочного блока памяти являются соответственно информационными входами и выходами устройства, входы первой группы блока модификации признака поиска являются входами "Иаска" устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения информационной емкости и расширения области применения устройства за счет обеспечения адъ ресного доступа к информации, в него введены матрица блоков сравнения, приоритетный анализатор, адресный коммутатор, элемент ИЛИ-НЕ и элемент

И, причем информационные входы первой группы адресного коммутатора являются старшими адресными входами -устройства, младшие адресные входы которого подключены к первым входам элементов KIN, выходы которых соединены с адресными входами столбцов матричного блока памяти, вторые входы элементов КПИ подключены к информационным выходам приоритетного анализатора, управляющие выходы которого соединены с входами установки в "0н разрядов регистра, входы приоритетного анализатора и входы элемента

ИЛИ-НЕ объединены соответственно и подкгаачены к выходам разрядов регистра, выход элемента ИЛИ-НЕ подключен к первому входу элемента И и является выходом "Окончание цикла поиска" устройства, выход элемента И соединен со счетным входом счетчика, выходы разрядов которого соединены с информационньпчи входами второй группы адресного коммутатора, выходы которого подключены к адресным входам строк матричного блока памя5 14517 ти, входы второй группы блока модификации признака поиска соединены поразрядно с информационными входами устройства, выходы j-й группы блока модификации признака поиска (где j=

1, К,К вЂ” разрядность ячеек памяти матричного блока памяти) соединены соответственно с первыми и вторыми входами блоков сравнения j-ro

10 столбца матрицы блоков сравнения, первые входы которых подключены к (Х i + ))-м выходам второй группы матричного блока памяти (где i=O, m-1, где m — число ячеек памяти в каждой строке матричного блока памя73, . . 6 ти), выходы блоков сравнения (i+1)-й строки матрицы блоков сравнения объединены и соединены с входом установки в "1" соответствующего разряда регистра, второй вход элемента

И соединен с управляющим входом адресного коммутатора и является входом "Разрешение поиска" устройства, третий вход элемента И является входом "Блокировка счета" устройства, выход переполнения счетчика является выходом "Окончание поиска" устройства,. выходы строк матрицы блоков сравнения являются выходом "Результат поиска" устройства.

1451773

Составитель В. Рудаков

Техред Л.Олийнык Корректор Л. Патай

Редактор Е. Копча

Производственно-полиграфическое предприятие, r Ужгород, ул. Проектная, 4

Заказ 7086/51 Тираж 558 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5