Дешифратор времяимпульсных кодов

 

Изобретение относится к импульсной технике и может использоваться в системах встроенного контроля. Цель изобретения - повышение быстродействия дешифратора. Дешифратор осуществляет дещифрирование времяимпульсных кодов, поступающих на D-вход триггера 2. Длина кодовой комбинации задается числом, поступаня 1им на D-входы счетчика 5, и соответствует группе, номер которой устанавливается на входах блока 8 постоянной памяти, что повьппает быстродействие декодера. Декодер содержит генератор 1 тактовых импульсов, триггеры 2,3, элемент И 4, счетчик 5, элементы НЕ 6,7, блок 8 постоянной памяти, регистр 9 и шину 10 нулевого потешщала. 3 ил. о $

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТ ИЧЕСНИХ

РЕаЪБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4296088/24-24 (22) 11.08.87 (46) 28.02.89, Бюл. У 8 (72) А.Н.Глагин, Е.СЯосан и А,И.Козицкий (53) 621.374 (088.8) (56) Авторское свидетельство СССР

В 1120485, кл. Н 03 М 9/00, 1983.

Авторское свидетельство СССР

Ф 1126953, кл. G 06 Р 9/22, 1983.

Э ° (54) ДЕИИФР ЖОР ВРЕМИИМПУЛЬСНЫХ

КОДОВ (57) Изобретение относится к импульсной технике и может использоваться в системах встроенного контроля. Цель

„„SU„„1462307 А 1 ц4 G 06 F 9/22, H 03 M 9/00 изобретения — повышение быстродействия дешифратор а. Дешифратор осуществляет дешифрирование времяимпульсных кодов, поступающих íà D-вход триггера 2. Длина кодовой комбинации задается числом, поступающим на

0-входы счетчика 5, и соответствует группе, номер которой устанавливается на входах А,„ блока 8 постоянной памяти, что повышает быстродействие декодера. Декодер содержит генератор

1 тактовых импульсов, триггеры 2,3, элемент И 4, счетчик 5, элементы НЕ

6,7, блок 8 постоянной памяти, регистр 9 и.шину 10 нулевого потенциала. 3 ил.

1462307

Изобретение относится к импульсной технике и может использоваться в системах встроенного контроля.

Целью изобретения является повы5 шение быстродействия дешифратора.

На фиг. I представлена функциональная схема предлагаемого дешифратор а; иа фиг.2 — декодируемая кодовая груп6а из пимпульсов,,гдето,, — время между первым и i импульсами, i=2 и; ц - длительность импульса; - временная база кодовой группы; на фиг.3 ременные диаграммы, поясняющие работу дешифратора. 15

Дешифратор времяимпульсных кодов

«фиг.11 .содержит генератор l тактовых импульсов, второй, первый Э" триг«еры 2 и 3, элемент И 4, счетчик 5, первый и второй элементы. НЕ б и 7, 20 лок 8 постоянной памяти, регистр 9 параллельной записи и шину 10 нулевоI го потенциала.

На тактовый вход счетчика 5 поступают тактовые импульсы генератора 25 ! с периодом, удовлетворяющим услоФию

1 с-c.g

На второй установочный вход пода- 30 ется в двоичном коде целочисленное

Значение длительности временной базы (фиг.2) декодируемой группы

Cg

Ы = — p

35 где N - величина предустановки счетчика 5 в десятичной форме.

Дешифратор работает следующим образ ом, Импульс, .поступающий на вход на- 40 чальиой установки дешифратора, подается на К-вход триггера 3 и устанавливает его в нулевое состояние. Нулевой потенциал с выхода триггера 3 (фиг.3г) поступает на вход элемента

И 4, запрещая прохождение тактовых импульсов на вход счетчика 5. Кроме гого, нулевой потенциал с выхода григгера 3 поступает на вход управления счетчика 5, устанавливая его в состояние, соответствующее временной базе декодируемой кодовой группы, целочисленное значение которой пос-. тупает на второй установочный вход дешифр.атор а.

Первый импульс декодируемой группы (фиг.Зб) поступает на D-вход триггера 2, на С-вход которого пос-" тупают тактовые импульсы (фиг.3a) с выхода генератора 1. На выходе триггера 2 передний и задний фронты импульса декодируемой группы будут появляться по переднему фронту такто-. вых импульсов при соответственно наличии и отсутствии импульсов деко" дируемой группы на D-входе (фиг,Зв).

Первый синхронизированный импульс декодируемой группы (фиг.Зв) с выхода триггера 2 поступает на вход триггера 3 и устанавливает его в единичное состояние (фиг.Зг). Единичный потенциал с выхода триггера 3 разрешает прохождение тактовых импульсов через элемент И 4 на тактовый вход вычитания счетчика 5 (фиг.Зд), Этот же едии чный-потенциал поступает на вход управления счетчика 5 и разрешает счет, Гинхронизированный импульс декодируемой группы поступает на вход КИ блока 8, модифицируя адрес.

Под действием тактовых импульсов, поступающих на тактовый вход вычитания, счетчик 5 формирует убывающую последовательность а,, поступающую на входы А блока 8, Длительность адресной последовательности тождественна длительности базы кодовой группы. Пои поступлении второго импульса (фиг.Зе) на вход КИ блока 8, с выходов счетчика 5 на входы А блока

8 поступает текущий адрес а, соответствующий временному интервалу с, (фиг.2) в двоичном представлении:

g g

<-2 2Ó где N - количество поступивших на

2 счетчик 5 тактовых импуль сов.

В блоке 8 предварительно записана информация о временном положении импульсов декодируемой группы в пределах с этой группы. На входы А „, А блока 8 поступает код выбора текущей кодовой расстановки д„ „„ который определяет ту область йамяти блока 8, в которой хранится информация о временном положении импульсов декодируемой группы.

Таким образом, полный адрес, поступающий на адресные входы блока 8, имеет вид

А = а, 1, а„„„, О,...,О, с

По этому адресу в блоке 8 хранится признак декодирования второго импульса кодовой группы в разряде Р ячейки памяти (фиг.3e).

1462307

Выходы признаков декодирования очередного импульса Р,„,,...,Р,„+е па цепи обратной связи через регистр 9 соединены с адресными входами блока 8.

В пределах текущего адреса а через 1/2 2 по переднему фронту импульса, поступающего с выхода элемента НЕ 7, информация с выхода блока

8 (фиг.Зе) запишется в регистр 9 (фиг.Зж), в результате чего произойдет модификация полного адреса блока 8, который примет вид где ь — длительность такта.

Предварительно в блоке 8 B ячейках, в адресе которых разряд Ак для конкретной кодовой группы установлен в единицу, записана единица в разряде Р„

Появление единицы в разряде Р,„+, блока 8 (фиг. Зе) означает декодирование второго импульса кодовой группы и переход в область памяти блока

8, имеющей единицу в разряде А„+, адреса.

В момент прихода третьего импульса декодируемой кодовой группы (фиг.Зв) на вход КИ блока 8, с выходов счетчика 5 на адресные входы

А поступает текущий адрес а> соот.ветствующий временному интервалу

С„ (фиг.2) в двоичном представлении с„,=Ги ° а. = И

Таким образом, полный адрес, поступающий на адресные входы блока 8 имеет вид

Ам аз 1, а„, 10,...,0.

По этому адресу в блоке 8 хранится признак декодирования третьего импульса кодовой группы в разряде

P „, ячейки памяти.

В пределах текущего адреса а че рез 1/2 а по переднему фронту импульса, поступающего с выхода элемента НЕ 7 информация с выхода блока

8 запишется и регистр 9, в результате чего произойдет модиджкация полного адреса, который примет вид

А„ +,= а» 1, а„,010,...,О.

Предварительно в блоке 8 в ячейках, в адресе которых разряд Ак+ для конкретной кодовой группы установлен в единицу, записана единица в разряде

Появление единицы в разряде Р + блока 8 означает декодирование третьго импульса кодовой группы (фиг. Зб)

1р и переход н область памяти блока 8, имеющей единицу в разряде А к адреса.

В момент прихода i-го импульса де1б кодируемой кодовой группы на вход

КИ блока 8, с выходов счетчика 5 на адресные входи А блока 8 поступает текущий адрес а °, соответствующий (1 временному интервалу с.,; (фиг.2) в

2р двоичном представлении с-,, = 3N

4 а = И;.

Таким образом, полный адрес поступающий на адресные входы блока 8 имеет вид ак (1 2)дв где (i-2)> — число (i-2) в двоичном предстанлении..

Ло этому адресу в блоке 8 хранится признак декодирования i-ro импуль" са кодовой группы в виде числа F

35 = i-1 в двоичном представлении в $ р аэ р ядах р as рядной области ОС блок а

8, где S — наибольшее целое число, меньшее или равное log (i-1), 4р Р ...,, Р Га, 1,а тФ1 мэ (i-2) 6 0,...,01 — Р

В пределах текущего адреса аг ! через 1/2 по переднему фронту им45 пульса, поступающего с выхода элемента HF. 7, информация с выхода блока 8 запишется в регистр 9, н результате чего произойдет модификация полного адреса блока 8, который примет следующий вид: A„i+ 1=a 1 „ад, (i-1)> 0,...,0.

Предварительна в блоке 8 в ячейках, имеющих в разрядах А к„...,А„+з адреса двоичное число (1-1)p,q записа- но число (i-1), н разрядах Р э

1462307

Р„,„,...,Р„„+z (а „1, a„, (i-1) О, ° ° ° О =

Г

1 t

Т аким обр аэ ом, наличие числ а (i-1.)A â S разрядах разрядной об5 ласти ОС блока 8 означает декодирование i-ro импульса кодовой группы и переход в область памяти, имеющей число (i-1) а в S разрядах адрес:ной области 3 блока 8, В момент прихода и-To (последнего) импульса декодируемой группы на вход КИ блока 8, с выходов счет.чика 5 на адресные входы А блока 8 поступает текущий адрес а„, соответствукщий временному интервалу -, „в двоичном представлении

SN; а =N ь п где N - количество поступивших на счетчик 5 тактовых импульсов.

Таким образом, на адресные входы блока 8 поступает адрес

А „= a ° 1, (i-2 }, â 0»,0

Ф

По адресу в блоке 8 хранится де- ЗО кодирование кодовой группы в виде единицы в P разряде блока 8 °

Появление единицы в Р разряде . блока 8 (фиг. Зз) означает декодирование. кодовой группы, В пределах текущего адреса а„ через 1(2 по переднему фронту им" пульса, поступающего с выхода элемента НЕ 7, информация о декодировании кодовой группы запишется в ре- 4О гистр 9 (фиг.Зи} и поступит на выход дешифратора.

Если не будет декодирован хотя бы один следукщий после первого импульс декодируемой кодовой группы, то не 4> будет декодирована вся кодовая группа, так как ие будет произведен переход на соответствующую этому импульсу область памяти блока 8.

По истечении времени на синхровход счетчика 5 поступит N импульсов, что вызовет появление по заднему фронту тактового импульса отрицательного импульса переполнения на первом выходе счетчика 5. Этот импульс через элемент НЕ б поступает на С-вход. триггера 3, D-вход которого соединен с шиной нулевого потенциала.

По переднему фронту импульса, снимаемого с выхода элемента НЕ 6, триггер 3 устанавливается в нулевое состояние и запрещает прохождение тактовых импульсов от генератора 1 через элемент. И 4 на вход счетчика 5.

Кроме того, нулевой потенциал с выхода триггера 3, поступая на вход управления счетчика 5, вызывает его пр едустановку. Дешифратор уст анавливается в состояние ожидания прихода первого импульса очередной декодируемой группы.

Формул а из об р ет ения

Дешифратор времяимпульсных кодов, содержащий первый элемент НЕ, выход которого соединен с тактовым входом первого триггера, блок постоянной памяти, выходы которого соединены с одноименными информационными входами регистра, первый и вторые выходы которого соответственно соединены с первым адресным входом блока постоянной памяти и являются выходами дешифратор а, генер атор т актовых импульсов и шину нулевого потенциала, о т л и— ч а ю шийся тем, что, с целью повышения быстродействия дешифратора, в него введены второй триггер, элемент И, счетчик и второй элемент

HE выход генератора тактовых импульсов соединен с первым входом элемента И и тактовым входом второго триггера, информационный вход которого является информационным входом де" шифратора, выход второго триггера соединен с вторым адресным входом блока постоянной памяти и входом установки в единицу первого триггера, о вход установки в ноль и информационный вход которого соответственно подключены к первому установочному входу дешифратора и к шине нулевого потенциала, выход первого триггера соединен с управляющим входом счетчика и вторым входом элемента И, выход которого соединен -непосредственно с тактовым входом счетчика и через второй элемент НЕ с тактовым входом регистра, информационные входы счетчика являются вторыми установоч1 ными входами дешифратора, первый и, вторые выходы счетчика соединены со1462307

2 /

Сост авитель М.Никуленков

Редактор Ю.Середа Техред А.Кравчук Корректор Э.Лончакова

Заказ 713/47 Тираж бб7 Подписное

ВНЯИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина,101 ответственно с входом первого элемента HE и соответствующими третьими адресными входами блока постоянной памяти, четвертые адресные входы которого являются третьими установочными входами дешифратора,