Устройство нисневича для контроля двоичной информации

Авторы патента:

H03M13/01 - основные предположения теории кодирования; границы кодирования; способы оценки вероятности ошибки; модели каналов связи; моделирование или проверка кодов

Изобретение относится к вычислительной технике и технике приема передачи сообщений и может применяться для повышения достоверности приема последовательной информации Цель изобретения - повышение достоверности приема последовательной информации . Устройство содержит регистр 1, генератор 2 синхронизирующих импульсов , регистр 3 сдвига, буферный регистр 4, дешифратор 5, делитель б импульсов, счетчик 7 импульсов, триггеры 8-10, элементы И 11-14 элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15, -группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16. 1 ил. .

СОЮЗ С0ВЕТСННХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 М 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPbfTHRM

ПРИ ГКНТ СССР (21) 4280403/24-24 (22) 07.07.87 (46) 07.03.89. Бюл. № 9 (75) М.С.Нисневич (53) 681.325(088,8) (56) Гивоне Д., Россер P. Микропроцессоры и микрокомпьютеры. Вводный курс. вЂ” М.: Мир, 1983, с. 386-391, рис. 9.27. (54) УСТРОЙСТВО НИСНЕВИЧА ДЛЯ КОНТРОЛЯ ДВОИЧНОЙ ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и технике приема

„„SU„„3464294 А1 передачи сообщений и может применяться для повышения достоверности прие-, ма последовательной информации. Цель изобретения вЂ” повышение достоверности приема последовательной информации. Устройство содержит регистр 1, генератор 2 синхронизирующих импульсов, регистр 3 сдвига, буферный регистр 4, дешифратор 5, делитель б импульсов, счетчик 7 импульсов, триг геры 8-10, элементы И 11-14, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ 15,1 группу элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 16 1 ил»

1464294

40 M bH

Изобретение относится к вычислительной технике и технике приема передачи данных и может применяться для повышения достоверности приема последовательной информации.

Цель изобретения вЂ” повышение достоверности приема последовательной информации.

На чертеже представлена функцио,нальная схема устройства для приема информации.

Устройство для контроля двоичной информации содержит регистр 1, синх,,ронизатор 2, регистр 3 сдвига, бу ферный регистр 4, дешифратор 5, де дитель 6 импульсов, счетчик 7 импульсов, триггеры 8-10, элементы

iH 11,-14„ элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16.

Устройство работает следующим образом. ! ! Последовательный код входной ин1 формации поступает с буферон-согла сователей дифференциального канала (не показаны) на прямой и инверсный входы устройства. В состоянии ожида ния приема информации на выходе пере( полнения счетчика 7 будет уровень огической единицы. Уровень логичес(кой единицы на прямом входе подтверает состояние ожидания устройст Ва. Стартовый бит (уровень логическо:ro нуля на прямом входе) раэблоки;,рует работу делителя 6 и в случае достаточной длительности (более по( повины заданной длительности импульIca одного бита) устройство начинает прием последовательной информации

Ie регистр 3. Каждый принятый бит

: одсчитывается в счетчике 7 и когда их число превысит заданное, на выходе переполнения счетчика 7 пояВится уровень логической единицы.

Если передаваемая последовательность завершена, уровень логической единицы на прямом входе подтвердит зто, через элемент 11 блокируется работа делителя 6 и прием информации

Прекратится до появления нового стартового бита.

Передний фронт сигнала переполнения установит D-триггер 9 в единичное состояние и, если D-триггер 8 сброшен, импульс с выхода генератора 2 через элемент И 12 запишет в регистр 4 выдаваемую на выходы информацию. При этом тот же импульс

Записи с выхода элемента сбросит

D-триггер 9 и устанонит в единичное состояние D-триггер 8. Уровень логической единицы на выходе триггера

8 является признаком заполнения буфера. D-триггер 8 сбросится только после прихода строба очистки буфера по его третьему входу, подтнерждающему перезапись содержимого регистра 4 во внешнее устройство, после чего. уровень логической единицы с инверсного выхода 0-триггера 8 разрешит. запись в регистр 4 новой информации.

Контроль информации по модулю два и ее исправление производятся следующим образом.

Импульсы приема информации с выхода делителя 6 поступают на элемент

И 13, н случае, если принимается единица, проходят на синхровход счетного Т-триггера 10. Если число единиц в принимаемой последовательности нечетно, на выходе Т-триггера

10 будет уровень логической единицы, свидетельствующий об отсутствии ошибки четности (этим осуществляется контроль четного по модулю два), т.е. на выходе Т-триггера 10 устанавливается уровень логического нуля, который разблокирует работу дешифратора 5.

Ошибочный бит в предлагаемом устройстве выявляется путем сравнения логических уровней с прямого и инверсного информационных входов устройства на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ

t5. Если уронни совпадают, то это признается ошибкой, так как в норпротивоположных уровней, т. е. не совпадать. Момент совпадения стробируется на элементе И 14 импульсом приема информации с выхода делителя.

6 и в регистр записывается код номера принятого бита информации. Этот код разблокированным дешифратором

5 преобразован в управляющий потенциал на соответствующем выходе, что приводит к инвертированию логического уровня ошибочного бита в регистре

3. На вход регистра 4 с выходов группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 поступают уже исправленная, вЖста" новленная информация.

В случае отсутствия ошибок при приеме или искажении уровня на инверсном входе восстановления не требуется. Поэтому уровень логической

1464294

Составитель С.Берестевич

Техред Л.Олийнык Корректор И.Муска

Редактор Н . Рог улич

Заказ 833/58 Тираж 879 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðîä, ул. Гагарина,101 единицы с выхода Т-триггера 10 заблокирует работу дешифратора 5 и принятая информация с выходов регистра

3 без изменений записывается в регистр 4.

Устройство не может исправлять более одной ошибки в посылке.

Формула изобретения 10

Устройство для контроля двоичной информации, содержащее ге нера тор синхронизирующих импульсов, выход которого соединен с первыми входами делителя импульсов и первого элемен- 15 та И, выход которого соединен с первыми входами первого и второго триггеров и буферного регистра, выходы разрядов которого являются информационными выходами устройства, ин- 20 версный выход первого триггера и прямой выход второго триггера соединены соответственно с вторым и третьим входами первого элемента И,, первые входы второго элемента И и 25 регистра сдвига объединены и являют- ся первым информационным входом устройства, выход второго элемента

И соединен с вторым входом делителя импульсов, счетчик импульсов, первый 30 выход которого соединен с вторыми входами второго элемента И и второго триггера, выход делителя импульсов соединен с первым входом третьего элемента И, второй вход первого триг- З гера подключен к шине сигнала логической единицы, третий вход первого триггера является управляющим входом устройства, прямой выход вЂ” управляющим выходом устройства, о т л и ч а- 4р ю щ е е с я тем, что, с целью повышения достоверности устройства, в него введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, четвертый элемент И, третий триггер, регистр, дешифратор и группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых соединены с соответствующими вторыми входами буферного регистра, выходы разрядов регистра сдвига соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, вход счетчика им» пульсов соединен с выходом делителя импульсов, вторые выходы счетчика импульсов соединены с первьми входами регистра, выходы разрядов которого соединены с первыми вхьдами дешифратора, выходы которого соединены с . соответствующими вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, первые входы четвертого элемента И и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ объединены с первым входом регистра сдвига, вторые входы четвертого элемента И и регистра сдвига объединены и соединены с выходом делителя импульсов, выход четвертого элемента И соединен с первым входом третьего триггера, второй вход которого объединен с вторым входом регистра и подключен к выходу второго элемента И, выход третьего триггера соединен с вторым входом дешифратора, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ является вторым информационным входом устройства, выход соединен с вторым входом третьего элемента И, выход которого соединен с третьим входом регистра, третий вход второго триггера соединен с шиной сигнала логической единицы.

Устройство нисневича для контроля двоичной информации

Изобретение относится к автома- , может быть использовано в системах обработки дискретных данных и является усовершенствованием известного устройства, описанного в авт.ев, № 966895

Декодирующее устройство @ -разрядного кода // 1444963

Изобретение относится к вычислительной технике, а именно к устройствам преобразования информации

Устройство декодирования // 1166312

Устройство декодирования импульсной последовательности // 860308

Устройство исправления стираний // 613502

Патент 402870 // 402870

Устройство декодирования импульсной информации // 399052

Способ коррекции ошибок при дельта-модуляции // 290444

Устройство для статистической оценки распределения искажений телеграфных посылок // 198385

Устройство обнаружения ошибок при дискретной // 196087

Улучшение перцепционной характеристики дублирования полосы спектра и связанных способов кодирования высокочастотного восстановления путем адаптивного добавления минимального уровня шума и ограничения подстановки шумов // 2226032

Изобретение относится к системам кодирования и декодирования

Устройство и способ нормализации величин показателей в компонентном декодере в системе подвижной связи // 2226033

Изобретение относится к устройству итеративного декодирования и способу для системы подвижной связи, в частности к устройству и способу нормализации величины показателей, накопленной в компонентном декодере

Способ моделирования канала связи // 2254675

Изобретение относится к области техники связи и может быть использован для моделирования дискретного канала связи с независимыми и группирующимися ошибками

Устройство моделирования канала связи // 2319301

Изобретение относится к области техники связи и может быть использовано для моделирования дискретного канала связи с независимыми и группирующимися ошибками

Устройство нисневича для контроля двоичной информации // 1548848

Изобретение относится к области вычислительной техники и техники приема/передачи данных и может применяться для повышения достоверности приема последовательной информации

Устройство для декодирования сообщений, передаваемых дискретными частотными сигналами // 1667263

Изобретение относится к вычислительной технике и технике связи

Способ кодирования информации отрезками линейных рекуррентных последовательностей // 2568320

Изобретение относится к области кодирования дискретной информации и может быть использовано для передачи информации. Техническим результатом является повышение достоверности передачи информации. Способ основан на преобразовании кодируемой информации в фазовые соотношения двух отрезков рекуррентных последовательностей на стороне передачи и обратных преобразованиях на стороне приема. 6 ил.

Способ шифрования/дешифрования аналоговых сигналов, передаваемых по каналам связи // 2577187

Изобретение относится к области информационной безопасности. Технический результат - высокий уровень криптозащиты переговорных процессов от их перехвата за счет использования алгоритмов криптографического кодирования. Способ шифрования/дешифрования аналоговых сигналов, состоящих из потока областей с n-множеством оцифрованных данных циклов квантования по Котельникову заключается в том, что при шифровании из области потока поступающих данных размерностью n-циклов квантования формируется кадр шифрования, затем из этих n-циклов квантования посредством вычислительных операций формируется достаточное количество кодированных циклов квантования, обладающих отличительными признаками от остальных циклов квантования кадров шифрования, далее, кадры шифрования подвергаются относительной перестановке порядка их следования в соответствии ключа шифрования, представляющего собой массив набора управляющих кодовых слов данного алгоритма криптографического кодирования и в пошаговом режиме цифроаналогового преобразования в виде непрерывного потока неразрывно следующих кадров шифрования выдается на канал связи, как шумоподобный выходной аналоговый сигнал. На приемной стороне канала связи дешифрация процесс дешифрования поступающего потока данных начинается с режима пошаговых операций циклов квантования для поиска и выделения из потока поступающих данных кадра шифрования, используя при этом соответствующее ключу шифрования распределение кодированных циклов квантования, имеющих свои отличительные признаки. В этих пошаговых операциях поиска и определения кадра шифрования применяется процесс вычисления корреляционной функции совпадения наборов кодовых слов ключей передающей и приемной сторон, при этом массив набора кодовых слов ключа дешифрования представляет собой алгоритм криптографического декодирования поступающих зашифрованных данных. После определения из потока поступающих данных кадра шифрования и совпадения набора кодовых слов ключей, осуществляется формирование посредством цифроаналогового преобразования восстановленных дешифрированных выходных аналоговых сигналов голосовой связи. Для защиты кодов ключа шифрования от возможного считывания и «взлома» на входе передающего канала предусматривается специальная программа цифровой заградительной фильтрации поступающего потока данных, также возможность применения большого количества вариантов ключей шифрования. 2 н.п. ф-лы.

Способ оценки вероятности ошибки на бит по результатам декодирования кодовых слов // 2643571

Изобретение относится к области радиосвязи. Технический результат - повышение скорости передачи данных за счет оценки вероятности ошибки на бит при кодировании с помощью линейного блока помехоустойчивого кода. Способ оценки вероятности ошибки на бит, при котором источник сообщений формирует последовательность бит и передает ее на вход кодера, в котором с помощью линейного блокового кода кодируют последовательность, получая кодовое слово длиной n бит, а с выхода кодовое слово передают на вход модулятора, в котором осуществляют модуляцию и получают информационный сигнал, передают сигнал в канал связи, а с выхода канала связи передают сигнал на вход демодулятора, в котором получают принятую кодовую комбинацию, которая может содержать ошибки из-за наличия искажений в канале связи, передают кодовую комбинацию на вход декодера, в котором декодируют комбинацию и получают информационное слово, а также число q обнаруженных ошибок и с первого выхода декодера передают информационное слово на вход получателя сообщений, а со второго выхода декодера передают число q, равное количеству обнаруженных декодером ошибок в полученном кодовом слове, на вход блока проверки. 1 ил.