Двухфазный генератор сигналов инфранизких частот

 

Изобретение относится к радиотехнике . Цель изобретения - повьшение стабильности сдвига фаз выходных сигналов. Генератор содержит источник 1 опорного напряжения. ЦА11 2 и 12, переключатели 3 и 13, фильтры 4 и 14 нижних частот, блок постоянной памяти 5, г-р 6 тактовых импуль

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (f9) (И) (51)4 Н 03 В 27 00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 4289339/24-09 (22) 27.07,87 (46) 23.03.89. Бюл. )) - 11 (72) И.К. Крылов, А.lO. Слюнко и В.Я. Ткачук (53) 621.373.42(088.8) (56) Авторское свидетельство СССР

У 765983, кл. Н 03 L 7/00.

Авторское свидетельство СССР

У 1160522, кл. НОЗ В 19/00, 07.03.84. (54) ДВУХФАЗНЫЙ ГЕНЕРАТОР СИГНАЛОВ

ИНФРАНИЗКИХ ЧАСТОТ (57) Изобретение относится к радиотехнике. Цель изобретения - повьппение стабильности сдвига фаз выходных сигналов. Генератор содержит источник 1 опорного напряжения, ЦАН 2 и 12, переключатели 3 и 13, фильтры

4 и 14 нижних частот, блок постоянной памяти 5, r-p 6 тактовых импуль1467740

35 сов, регистр 7 сдвига, перестраиваемый г-р 8 импульсов, реверсивный счетчик 9, счетные триггеры 10 и 11, регистры 15-18 памяти, распределитель 19 импульсов, RS-триггер 20 и коммутатор 21. Для исключения дополнительного фазового сдвига между выходными сигналами коды значений переписываются в регистры 15 и 17, а также в регистры 16 и 18 при поступлении на их тактовые входы нм1

Изобретение относится к радиотехнике и измерительной технике и может быть использовано в приборостроении, автоматике и вычислительной технике.

Цель изобретения — повышение стабильности сдвига фаз выходных сигналов.

На фиг. 1 приведена структурная электрическая схема двухфазного генератора сигналов ннфранизких частот; на фиг. 2-4 — временные диаграммы, поясняющие работу генератора.

Двухфазный генератор сигналов инфранизких частот содержит источник опорного напряжения, первый цифроаналоговый преобразователь ЦАП ?, первый переключатель 3, первый фильтр 4 нижних частот, блок 5 постоянной памяти, генератор 6 тактовых импульсов, регистр 7 сдвига, перестраиваемый генератор 8 импульсов, реверсивный счетчик 9, первый 10 и второй 11 счетные триггеры, второй цифроаналоговый преобразователь

ЦАП 12, второй переключатель 13, второй фильтр 14 нижних частот, первый . 15, второй 16,третий 17 и четвертый

18 регистры памяти, распределитель

19 импульсов, RS-триггер 20, коммутатор 21.

Двухфазный генератор сигналов инфранизких частот работает следующим образом.

В блоке 5 постоянной памяти в ячейках с соответствующими адресами хранятся квантованные значения функции синуса для дискретных значений о аргумента в диапазоне 0-90 (фнг. 2). пульсов. Коды значений формируемых сигналов с регистров 16 и 18 поступают на разрядные входы ЦАП 2 и 12, а на их опорные входы поступает однополярное напряжение с источника

ЦАП 2 и 12 формируют однополярные ступенчатые аппроксимации выходных сигналов, которые переключателями

3 и 13 преобразуются в двухполярный сигнал. Далее фильтры 4 и 14 сглаживают выходные сигналы. 4 ил.

Импульсы с выхода перестраиваемого генератора 8 (фиг. 4а) поступают на вход реверсивного счетчика 9, код которого изменяется по линейновозвратному закону (фиг. 4б). При переполнении реверсивного счетчика

9 включается реверс и код линейно падает. При нулевом .состоянии реверсивного счетчика 9 включается прямой счет и процесс повторяется. Импульсы с выхода заема (фиг. 4в) и импульсы с выхода переноса (фиг. 4г) управляют работой первого 10 и второго 11. счетных триггеров (фиг. 4е, ж), предназначенных для управления первым 3 и вторым 13 переключателями.

Генератор 6 тактовых импульсов, распределитель импульсов 19 и К$-триггер 20 вырабатывают импульсные напряжения, управляющие процессом считывания из блока 5 постоянной памяти значений генерируемых сигналов.

Тактовые импульсы (фиг. 4з) поступают на вход распределителя 19 импульсов, а с его первого выхода (фиг. Зб) стробируют запись выходного кода реверсивного счетчика 9 в регистр 7 сдвига. Прямой и инверсный коды регистра 7 сдвига являются адресными кодами для блока 5 постоянной.памяти. На интервалах t 1-t и tq-t 7 коммутатор 21 (при поступлении на его управляющий вход логической "1", фиг. Зе) подключает к соответствующим входам блока 5 постоянной памяти прямые выходы регистра 7 сдвига (фиг. 4и), следовательно, на выходе блока 5 постоянной памяти появляются коды значений

Л 14677 синусоидальнога сигнала. На интервалах вРемени t -t 5 и,-г- коммутатоР

21 (при поступлении на его управляющий вход логического 0 1, фиг. Зе) подключает к соответствующим входам блока 5 постоянной памяти инверсные выходы регистра 7 сдвига (фиг. 4и), следовательно, на выходе блока 5 постоянной памяти появляются коды значений косинусоидального сигнала для тех же значений аргументов, что и при считывании значений синусоидального сигнала.

Для исключения дополнительного фазового сдвига между выходными сигналами коды значений переписываются в перый 15 и третий 17 регистры памяти, а также в второй 1б и четвертый 18 регистры памяти при поступ20 лении на их тактовые входы соответствующих импульсов (фиг. 3 б,в,г,д).

Коды значений формируемых сигналов с разрядных выходов второго 1б и четвертого 18 регистров памяти поступают на разрядные входи первого 2 и второго 12 ЦАП. На входы опорного напряжения первого 2 и второго 12 ЦАП поступает однополярное напряжение с выхода источника 1 опорного напряжения, поэтому на выходах первого

2 и второго 12 ЦАП формируются однополярные ступенчатые аппроксимации выходных сигналов. Первый 3 и второй 13 переключатели преобразуют однополярный сигнал в двухполярный 35 (фиг. 4к), первый 4 и второй 14 фильтры нижних частот сглаживают выходные сигналы. Сигнал сброса (фиг. 4д) поступает на входы обнуления первого 10 и второго 11 счетных триггеров и служит для начальной взаимной фаэовой привязки выходных сигналов после подачи литания на двухфазный генератор сигналов инфранизких частот, Изменение частоты 45 генерируемых сигналов осуществляется путем перестройки частоты перестраиваемого генератора 8.

Формула и э о б р е т е н и я

Двухфазный генератор сигналов инфранизких частот, содержащий последовательно перестраиваемый генератор импульсов, реверсивный счетчик и регистр сдвига, последовательно соединенные источник опорного напряжения, первый цифроаналоговый преобразователь, первый переключатель

40 4 и первый фильтр нижних частот, выход которого является первым выходом двухфазного генератора сигналов инфранизких частот, а также генератор тактовых импульсов и блок постоянной памяти, о т л и ч а ю щ и й— с я тем, что с целью повышения стабильности сдвига фаэ выходных сигналов, введены последовательно соединенные второй цифроаналоговый преобразователь, вход опорного напряжения которого соединен с выходом источника опорного напряжения, второй переключатель и второй фильтр нижних частот, выход которого является вторым выходом двухфазного генератора сигналов инфранизких частот, последовательно включенные первый и второй регистры памяти, последовательно включенные третий и четвертый регистры памяти, а также распределитель импульсов, коммутатор 1RS-триггер, первый и второй счетные триггеры, при этом выход переноса и выход заема реверсивного счетчика соединены соответственно са ачетными входами первого и второго счетных триггеров, выходы которых соединены соответственна с управляющими входами первого и второго переключателей, разрядные выходы второго и четвертого регистров памяти соединены соответственно с разрядными входами первого и второго цифроаналоговых преобразователей, первыф выход распределителя импульсов соединен с тактовым входом второго и четвертого регистров памяти, S†- входам RS-rpvrrepa и тактовым входом регистра сдвига, прямые и инверсные выходы регистра сдвига соединены с соответствующими входами коммутатора, выходы которого подключены к соответствующим входам блока постоянной памяти, управляющий вход коммутатора соединен с выходам RS-триггера, R-вход которого соединен с вторым выходом распределителя импульсов, выход генератора тактовых импульсов соединен с входом распредепителя импульсов, третий и четвертый выходы которого соединены соответственно с тактовыми входами первого и третьего регистров памяти, информационные входы первого и третьего регистров памяти поразрядно объединены и подключены к соответствующим выходам блока постоянной памяти, входы обнуления первого и второго счетных

Фие. Z

5 триггеров соединены между собой и точка их соединения является входо

19

\я сигнала сброса двухфазного генератои ра сигналов инфранизких частот.

1467740 3

Х

И13

Фиг.0

Редактор Л.Зайцева

Закаэ 1212/54 Тираж 879 Подписное

ВНКИПИ Государственного комитета по изобретениям и открытиям при ГЕНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

> и9, 8 И9

g chic р 22 23 ь

3 {)49

У7

У7

Составитель А.Мышакин

Техред Л.Сердюкова Корректор М.Самборская