Устройство для сопряжения вычислительной машины с каналами связи

 

Изобретение относится к вычислительной технике и предназначено для организации обмена ЭВМ с последовательными каналами связи. Изобретение позволяет расширить область применения устройства за счет введения режима программного обмена и возможности записи масок в произвольный момент времени без нарушения последовательности сканирования приемопередатчиков и памяти масок прерывания. Цель достигается тем, что в устройство, содержащее блок дешифрации управляющих сигналов, триггер, элемент И, два элемента ИЛИ, генератор импульсов, память масок прерывания и многоканальный блок обратимого преобразования параллельного кода в последовательный, введены блок выбора направления, состоящий из узла синхронизации и первого мультиплексора, второй мультиплексор, блок коммутации данных и блок захвата общей шины. 2 з.п. ф-лы, 7 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (5g 4 С 06 Р 13/14 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPGHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР. (21) 4293551/24-24 (22) 07.08.87 (46) 15.04.89. Бюп. Ф 14 (72) H.À.Èëüè÷åâ и В.С.Червоный (53) 681 .325(088.8) (56) Авторское свидетельство СССР

Р 703799, кл. G 06 F 13/00, 1977.

Авторское свидетельство СССР

Ф 1140125, кл. G 06 F 13/14, 1983 ° (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С КАНАЛАМИ СВЯЗИ (57) Изобретение относится к вычис-! лительной технике и предназначено для организации обмена ЭВМ с последовательными-каналами связи. Изобретение позволяет расширить область применения устройства за счет введеИзобретение относится к вычисли.тельной технике и предназначено для организации обмена ЭВМ с последовательными каналами связи, в частности для подключения группы символьных дисплеев.

Цель изобретения — расширение области применения устройства эа счет введения режима программного обмена и возможности записи масок прерывания в произвольный момент времени беэ нарушения последовательности сканирования приемопередатчиков и памяти масок прерывания.

На фиг.1 представлена блок-схема устройства на фиг.2 — функциональная схема многоканального блока обра тимого преобразования параллельного

ÄÄSUÄÄ 14729)l 3 А1 ния режима программного обмена и возможности записи масок в произвольный момент времени без нарушения последовательности сканирования приемопере-. датчиков и памяти масок прерывания.

Цель достигается тем, что в устройство, содержащее блок дешифрации управляющих сигналов, триггер, элемент

И, два элемента ИЛИ, генератор импульсов, память масок прерывания и многоканальный блок обратимого преобразования параллельного кода в после, довательный, введены блок выбора направления, состоящий из узла синхронизации и первого мультиплексора, второй мультиплексор, блок коммута- . a

Ж

:ции данных и блок захвата общей шины. 2 з.п.ф — лы, 7 ил. кода в последовательный для одного канала; на фиг.3 — схема узла синхронизации; на фиг.4 — схема блока коммутации данных; на фиг.5 — схема блока захвата общей шины; на фиг.6 и 7временные диаграммы работы соответственно узла синхронизации и блока захвата общей шины.

Устройство (фиг.1) содержит блок дешифрации управляющих сигналов, состоящий из дешифратора l выборки, дешифратора 2 кода операции, дешифратора 3 адреса, приемопередатчики 4, образующие многоканальный блок обратимого преобразования параллельного кода в последовательньп, блок выбора направления обмена, состоящий из узла 5 синхронизации и первого мульти1472913 плексора 6, генератор 7 импульсов, счетчик 8, память 9 масок прерывания, второй мультиплексор 10, блок ll коммутации данных, блок 12 захвата общей шины, триггер 13, элемент И 14, второй 15 и первый 16 элементы HJIH, двунаправленную шину 17 информационного входа-выхода параллельного кода, шину 18 входа сигнала кода операции, шину 19 седроса, шину 20 адресного входа, шину 21 входа сигнала синхронизации, шины 22 и 23 групп информа-. ционных выходов и входов последовательного кода, шину 24 выхода сигна- 15 ла прерывания, двунаправленную шину .

25 входа-выхода сигнала синхронизации исполнителя, шину 26 выхода сигнала запроса прерывания, шину 27 входа сигнала разрешения прерывания, ши- 20 ну 28 выхода сигнала подтверждения выборки, двунаправленную шину 29 входа †выхо сигнала занятости.

Шинами 17-21, 24 — 29 устройство подключается к интерфейсу 3ВМ, акаж- 25 дая пара шин 22 и 23 с одним и тем же индексом — к соответствующему каналу связи.

Приемопередатчики 4 имеют шины 30 входов параллельного кода, 31 входов 30 выборки, 32 записи параллельного кода, 33 чтения параллельного кода, 34 входов сброса, 35 входов тактовых сигналов передатчика, 36 входов тактовых сигналов приемника, 37 выхода параллельного кода, 38 выходов последовательного кода, 39 входов после довательного кода, 40 синхронизирующего выхода ввода последовательного кода (готовность приемника), 41 синхронизирующего выхода вывода последовательного кода (готовность передатчика).

Узел 5 синхронизации имеет шины

42 входа разрешения, 43 тактового входа, 44 входа запрета, 45 первого выхода, 46 второго выхода, 47 третьего выхода, 48 четвертого выхода, 49 пятого выхода, 50 шестого выхода.

Блок 11 коммутации данных имеет шины 51 первого информационного входа, 52 второго информационного входа, 53 третьего информационного входа, 54 четвертого информационного входа, 55, 56 и 57 группы адресных входов, 58 выхода, Блок 12 захвата общей шины имеет шины 59 входа запроса прерывания, 60 первого выхода (сигнала прерывания устройства), 61 синхронизирующего входа (сигнала синхронизации исполнителя устройства); 62 второго выхода (сигнала запроса прерывания устройства), 63 входа,разрешения прерывания, 64 третьего выхода (сигнала подтверждения выборки устройства), 65 входа †выхо (сигнала занятости устройства).

Приемопередатчики 4 (фиг.2) осуществляют прямое преобразование (преобразование машинного слова параллельного кода в последовательный код, например, имеющий структуру: стартовый бит + семь информационных бит + два стоповых бита) и обратное преобразование информации. В качестве при— емопередатчиков 4 могут быть использованы приемопередатчики, например, БИС KP 581ВА1.

Узел 5 может, например, содержать (фиг.3)первый 66 и второй 67 триггеры, элемент ИЛИ 68, третий триггер

69, первый 70 и второй 71 элементы И, первый 72, второй 73 и третий 74 счетчики, наборное поле 75.

Блок 11 может, например, содержать (фиг.4) коммутатор 76, группу 77 элементов И, элемент ИЛИ 78.

Блок 12 может, например, содержать (фиг.5) первый элемент И 79, первый триггер 80, первый элемент

ИЛИ 81, второй 82 и третий 83 элементы И, второй триггер 84, элемент 85 задержки, четвертый элемент И 86, первый элемент НЕ 87, второй элемент

ИЛИ 88, третий триггер 89, второй 90 и третий 91 элементы НЕ, пятый 92, шестой 93 и седьмой 94 элементы И, четвертый триггер 95, четвертый 96, пятый 97 и шестой 98 элементы НЕ, Устройство работает следующим образом.

При отсутствии обращения от ЭВМ выход дешифратора 3 равен "0" (фиг.6) и через 0,75Т после каждого положительного фронта импульса генератора

7 на восходе 46 узла 5 формируется положительный импульс длительностью

0,25Т, стробируюций состояние выхода элемента И 14 на триггере 13. На выходе 48 узла 5 по положительному фронту каждого четвертого импульса генератора 7 формируется тактовый импульс счетчика 8, который через мультиплексор 6 сканирует память 9 и последовательно выбирает с помощью дешифратора 1 приемопередатчики 4, подпродвиже ние сче тчика 8, после чего сбрасывается сигнал на шине 25 и цикл обмена на интерфейсе заканчивается.

При обращении ЭВМ с операцией "Чтение" к любому из адресатом, соответст вующему PKC IIPM или РКС ПРД, работа узла 5 аналогична описанной, за исключением формирования 1" на выходе

47 узла 5, переключающей мультиплексор 6. Выбор приемопередатчика 4 на дешифраторе 1 в этом случае произво-: дится с шины 20 через мультиплексор

6, а выдача данных на шину 17 через блок ll — по сигналу выхода 56 дешифратора 2. Запись информации в память

9 осуществляется с шины 17 по сигналу с выхода дешифратора 2 ° Для установки устройства в исходное состояние на шину 19 подается сигнал сброса, длительность которого должна быть больше времени сканирования памяти 9, При этом сбрасываются все приемопередатчики 4, через элемент ИЛИ 16 в память 9 подается сигнал записи. Так как во время действия сигнала сброса отсутствует информация на шине 17, то по окончании сброса в память 9 записаны нули и выработка всех запросов от устройства запрещена.

Приемопередатчик - 4 (фиг.2) работает следующим образом ° При поступ— лении сигнала записи по шине 32 данные с шины 30 загружаются во внутренний буферный регистр и передаются в последовательном коде на шину 38.

Прием данных в последовательном коде осуществляется по шине 39, Скорость передачи (приема) определяется соответственно длительностью сигналов на шинах 36 и 35. Принятые данные могут быть считаны (переданы) на шину 37 при подаче на шину 33 сигнала низкого уровня.

При подаче на шину 31 сигнала низкого уровня на шинах 40 и 41 появляются значения готовностей соответственно приема и передачи. Установка приемопередатчика в исходное состояние осуществляется подачей сигнала сброса на шину 34.

Узел 5 (фиг.3) работает следующим образом. На шину 43 тактового входа поступают импульсы с генератора 7.

При отсутствии сигнала на шине 24 с помощью счетчика 73, триггер 69, элементов И 70 и 71 формируются управляющие сигналы на шинах 46 и 48, причем передний фронт сигнала на шине 48 с

5 1472913 ключая их выходы 40 (готовность приемника ) или 41 (готовность передатчика) через мультиплексор 10 к входу элемента И 14. При наличии на обоих входах элемента И 14 "1" (готовность и разрешение прерывания) триггер 13 по импульсу из узла 5 устанавливается, блокируя через элемент ИЛИ 15 дальнейшее продвижение счетчика 8. 10

Блок 12 осуществляет захват общей шины, формирует сигнал 24 прерывания

I стробирующий выдачу вектора прерывания с выхода счетчика 8 через блок

ll на шину 17. При получении от ЭВМ 15 по входу 25 сигнала синхронизации исполнителя блок 12 снимает сигнал 24 прерывания и цикл передачи вектора прерывания в ЭВМ заканчивается.

Устройство представляет собой N 20 каналов, каждому из которых выделено четыре адреса в зоне внешних устройств ЭВМ: регистр команд и состояний приемника (РКС ПРМ),регистр данных приемника (РД ПРМ), регистр команд и состояний передатчика (PKC ПРД), регистр данных передатчика (РД ПРД)., При обращении ЭВМ к любому из адресов, соответствующему РД IIPM или

РД ПРД (на входных шинах 18, 20 и 21 30 установлены соотвественно код опера-. ции, адрес и сигнал синхронизации), на выходе дешифратора 3 формируется

11 f l

1, блокируется дальнейшее продви жение счетчика 8, разрешается дешифрация кода операции на дешифраторе 2, блокируется формирование стробирующих импульсов на триггер 13. По положительному фронту очередного импульса генератора 7 импульсом с первого вы- 40 хода узла 5 на дешифраторе 2 формируется сигнал записи (чтения) приемопередатчика 4.

В первом случае информация с шины

17 записывается в выбранный приемо- 45 передатчик 4, во втором считывается с выхода 37 выбранного приемопередатчика 4 и далее передается через блок

11 на шину 17 по сигналу с выхода 55 дешифратора 2. По переднему фронту б0 очередного импульса генератора 7 узлом 5 на шине 25 формируется сигнал синхронизации исполнителя, воспринимаемый ЭВМ как окончание исполнения операции устройства. ЭВМ снимает сигналы с шин 18, 20 и 21, на выходе дешифратора 3 формируется 0, разрешается формирование стробирующих импульсов на триггер 13 и дальнейшее

1472913 смещен относительно переднего фронта сигнала на шине 46 на 0,25 Т. Низкий уровень сигнала на шине 42 (соответ ствующий обращению от ЭВМ) блокирует формирование сигналов на шинах 46 и

48. Положительный фронт импульса с прямого выхода триггера 69 устанавливает триггер 66 и формирует импульс на шине 45„ Через время, равное Т, 10 формируется импульс на шине 47, снимается сигнал на шине 45. Опознав установку сигнала на шине 47, ЭВМ через некоторое время (определяемое задержкой распространения и типом процес- 15 сора) снимает сигнал синхронизации, вследствие чего исчезает сигнал на шине 42..По сбросу сигнала на шине

42 возобновляется формирование импульсов на шинах 46 и 48. 20

Блок 11 работает следующим образом. При высоком уровне сигнала на шинах 56 и 57 на выходную шину 58 через коммутатор 76 и группу 77 элементов И транслируется значение шины

54. При высоком уровне сигналов на шинах 55, 56 и низком уровне сигнала на шине 57 — значение шин 52, 53. При высоком уровне сигнала на шине 56 коммутатор 76 переходит в третье сос- З0 тояние и на шину 58 транслируется значение шины 51, Блок 12 работает следующим образом. При появлении сигнала на шине

59 при условии, что обнулены триггеры 89 и 95, с помощью элементов И 79 и 82, триггера,80 и элемента ИЛИ 81 формируется выходной сигнал на шине

62 (эапрос прерывания),При получении от ЗВМ сигнала разрешения прерывания щ (шина 63) устанавливается триггер 89 и формируется сигнал подтверждения выборки (шина 64), При отсутствии сигналов на шинах 61 и 65 (что соответствует окончанию передачи данных на интерфейсе) формируются сигналы занятости устройства (шина 65) и прерывания (шина 60), По сигналу на шине 61 блок 12 переходит в исходное состояние.

Формула изобретения

1. Устройство для сопряжения вычислительной машины с каналами связи, 15 содержащее блок дешифрации управляющих сигналов, многоканальный блок обратимого преобразования параллельного кода в последовательный, группы информационных входов и выходов последовательного кода которого являются соответствующими группами входов и выходов устройства для подключения к информационным выходам и входам соответствующих каналов связи, информационный вход параллельного кода блока обратимого преобразования параллельного кода в последовательный является входом-выходом устройства для подключения к шине данных вычислительной машины, а группа управляющих входов выборки, записи и чтения блока обратимого преобразования параллельного кода в последовательный соединена с первой группой выходов блока дешифрации управляющих сигналов, память масок прерывания, вход разрешения записи которой соединен с выходом первого элемента ИЛИ, первый вход которого является входом устройства для подключения к шине сброса вычислительной машины и соединен с входом сброса многоканального блока обратимого преобразования параллельного ко- да в последовательный, второй элемент

ИЛИ, генератор импульсов, счетчик, элемент И и триггер, о т л и ч а ющ е е с я тем, что, с целью расширения области применения устройства, в него введены блок выбора направления обмена, состоящий из узла синхронизации и первого мультиплексора, второй мультиплексор, блок захвата общей шины и блок коммутации данных, причем первый информационный вход первого мультиплексора является входом устройства для подключения к адресной шине вычислительной машины и соединен с первым информационным вхо" дом блока дешифрации управляющих сигналов, второй информационный вход и вход синхронизации которого является соответствующими входами устройства для подключения к шинам кода операции и синхронизации вычислительной манины, а третий информационный вход соединен с выходом первого мультиплексора, управляющим входом подключенного к входу разрешения узла синхронизации, йервому входу второго элемента

ИЛИ и первому выходу блока дешифрации управляющих сигналов, стробирующий . .вход и второй выход которого соедине- . ны соответственно с первым выходом узла синхронизации и вторым входом первого элемента ИЛИ, информационный выход параллельного кода и выходы

1472913 зования параллельного кода в последоинформационными входами второго муль10 прерывания, информационный вход кото15

25

30 второй входы которого соединены соответственно с выходами второго мульти-45 выходов блока дешифрации управляющих сигналов и первым выходом блока зах 50 вата общей шины, с первого по третий выходы, вход-выход, выходы синхронизации и разрешения прерывания которо-.. синхронизации ввода и вывода многоканального блока обратимого преобравательный соединены соответственно с первым информационным входом блока коммутации данных и первым и вторым типлексора, адресным входом подключенного к выходу первого мультиплексора и адресному входу памяти масок рой и выход блока коммутации данных соединены с входом-выходом устройства для подключения к шине данных вычислительной машины, с второго по четвертый информационные входы блока коммутации данных соединены соответственно с выходами второго мультиплексора, памяти масок прерывания и.счетчика, вход останова которого подключен к выходу второго элемента ИЛИ, вторым входом соединенного с входом запроса прерывания блока захвата общей шины и с единичным выходом триггера, синхровход и инверсный выход которого подключены соответственно к второму выходу и входу запрета узла синхронизации, тактовым входом соединенного с выходом генератора импульсов, а третьим и четвертым выходами соответственно с входом синхронизации блока захвата общей шины и тактовым входом счетчика, выход которого подключен к второму информационному входу первого мультиплексора, пятый и шестой выходы узла синхронизации подключены соответственно к входам приема и передачи многоканального блока обратимого преобразования параллельного кода в последовательный, информационный вход триггера подключен к выходу элемента И, первый и плексора и памяти масок прерываний, группа адресных входов блока коммутации данных соединена с второй группой го являются соответствующими выхода-. ми, входом-выходом и выходами устрой-, ства для подключения к шинам прерывания, запроса прерывания, подтверждения выборки, занятости, синхронизации исполнителя и разрешения прерыва35

40 ния вычислительной машины.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок захвата общей шины содержит четыре триггера, семь элементов И, два элемента ИЛИ, элемент задержки и шесть элементов

НЕ, причем установочный вход первого триггера является входом запроса прерывания блока и соединен с первым входом первого элемента И, выходом подключенного к первым входам первого и второго элементов ИЛИ, первый вход второго элемента И соединен с выходом первого элемента ИЛИ и информационным входом второго триггера, инверсный и прямой выходы которого соединены соответственно с первыми входами третьего и четвертого элементов И, вторые входы которых подключены к входу разрешения прерывания блока, синхровходу второго триггера и входу. элемента задержки, а выходы— соответственно к установочному входу второго триггера и информационному входу третьего триггера, установочный вход и синхровход которого соединены соответственно с выходом второго элемента ИЛИ и через первый элемент

НŠ— с выходом элемента задержки, первый и. второй входы пятого элемента И подключены соответственно через второй и третий элементы НЕ к входу синхронизации исполнителя и входувыходу блока, прямой выход четвертого триггера соединен с вторыми входами первого и второго элементов

ИЛИ и первым входом шестого элемента

И, вторым входом и выходом подключенного соответственно к выходу второго элемента НЕ и входу сброса первого триггера, выход которого соединен с вторым входом первого элемента И, выходом подключенного к установочному входу четвертого триггера, информационный вход и синхровход которого подключены соответственно к прямому выходу третьего триггера и выходу седьмого элемента И, первым и вторым входами соединенного с выходом пятого элемента И и входом разрешения прерывания блока, выход и второй вход второго элемента И соединены соответ-. ственно с вторым выходом блока и прямым выходом третьего триггера, инверсный выход которого через четвертый элемент НЕ соединен с третьим выходом блока, инверсный выход четвертого

1472913 триггера соединен через пятый и шестой элементы HE соответственно с вхо— дом-выходом и первым выходом блока.

3. Устройство по п.1, о т л и ч аю щ е е с я тем, что узел синхронизации содержит три триггера, три счетчика, наборное поле, два элемента И и элемент ИЛИ, причем выход эле- 1р мента ИЛИ соединен с первым выходом узла, а первый и второй входы — соо тв етств енно с и ивер с ным выходом пе pBoFo триггера, выходом второго триггера и третьим выходом узла, синхро- 15 вход второго триггера соединен с прямым выходом третьего триггера, счет— ным входом первого счетчика и синхровходом первого триггера, прямым выходом соединенного с информационным 2Q входом второго триггера, а информационным входом — с разрешающим нхо— дом узла, входами сброса первого и второго триггеров и первым входом первого элемента И, выход которого подключен к второму выходу узла и первому входу второго элемента И, выход и второй и третий входы которого соединены соответственно с четвертым выходом узла, входом запрета и тактовым входом узла, счетный вход второго счетчика соединен с тактовым входом узла, а выход — с синхровходом третьего триггера и вторым входом нервого элемента И,,третьим входом подключенного к инверсному выходу и информационному входу третьего триггера, выход старшего разряда первого счетчика соединен со счетным входом третьего счетчика, группы выходов первого и третьего счетчиков подключены к группе входов наборного поля, первый и второй выходы которого являются соответственно пятым и шестым выходами узла.!

4729!3

Риг. 3

1472913

65

Фие.7

Составитель В. Вертлиб

Редактор И,Рыбченко Техред М,яндык

Корректор M. Пожо

Заказ 1712/48 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина,101