Преобразователь двоичного кода
Изобретение относится к вычислительной технике и может быть использовано для преобразования последовательного кода в параллельнопоследовательный или параллельный и наоборот. Цель изобретения - расширение функциональных возможностей преобразователя. Преобразователь двоичного кода содержит регистры 1,2 сдвига и коммутаторы 3,4. 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (gg 4 Н 03 М 9/00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР (21) 4222532/24-24 (22) 06.04.87 (46) 23.07.89. Бюл. У 27 (72) С.В.Ротнов, 10.П.Иванов, В.Н.Иайоров и К.А.Гасумян (53) 681.325 (088.8) (56) Авторское свидетельство СССР
У 213412, кл. Н 03 М 9/00, 06.01.67.
Авторское свидетельство СССР
У 855651, кл. Н 03 M 9/00, 11.11.79.
„„SU„„1496008 A 1
2 (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА (57) Изобретение относится к вычис-. лительной технике и может быть использовано для преобразования после- довательного кода в пВраллельно-по. следовательный или параллельный, и наоборот. Цель изобретения — расширение функциональных возможностей преобразователя. Преобразователь двоичного кода содержит регистры 1,2 сдвига и коммутаторы 3,4. 1 ил.
1496008
Изобретение относится к вычислительной технике и может быть использовано для преобразования последовательного кода в параллельный или параллельно-последовательный, и наоборот.
Цель изобретения — расширение функциональных возможностей преобра" зователя. F0
На чертеже представлена функциональная схема преобразователя.
Преобразователь двоичной информации содержит регистры 1 и 2 сдвига и коммутаторы 3 и 4. На чертеже так- 15 же показаны первый 5, второй 6 информационные входы, синхровход 7 преобразователя, первые управляющие входы 8, преобразованные четвертыми и пятыми входами 9-12 регистров 20 сдвига, вторые управляющие входы 13 преобразователя, образованные первыми и вторыми входами 14-16 коммутаО . торов и выходы 17 и 18 преобразователя, Преобразователь двоичного кода работает следующим образом.
Работа осуществляется в трех режимах. преобразования последовательного двоичного кода в параллель- 30 ный двоичный код (режим 1); преобразования параллельного двоичного кода в последовательный двоичный код (режим 2); ожидания запроса(режим 3) .
Для обеспечения работы в режимах
1 и 2 на вход 16 устройства подается логический "О". При логической "1 на входе 16 устройство работает в режиме 3: на всех выходах устройства фиксированы логические "1" независи- ф0
Э
O ,мо от комбинаций сигналов на остальных входах.
В режиме,1 работа устройства происходит следующим образом.
На вход 6 преобразователя после- 45 довательно поступают биты двоичной информации,.каждый из которых сопровождается одним синхроимпульсом, поступающим на вход 7. Пр; передаче информации число бит в двоичной пос- 50 ледовательиости и э m где m — раз1 рядность регистров 1 и 2. Прием бит информации пгоизводится в результате работы одного из регистров, например 1 в режиме поразрядного сдвига информации . Регистр 2 в это же время выполняет операцию хранения
m бит информации, принятых в предо. дущем цикле и зафиксированных на вторых выходах этого регистра. При этом коммутатор 3 выдает хранимый в регистре 2 m-разрядный двоичный код на m-разрядный выход 17 параллельного вывода информации. После выполнения в регистре 1 m сдвигов происходит обмен функций, выполняемых регистрами, и подключение на выход
17 другого информационного входа ком мутатора 3. Подобная циклическая смена функций, реализуемых регистрами 1 и 2 и коммутатором 3, выполняется до момента окончания приема и-разрядного последовательного двоичного кода, В режиме 2 работа устройства происходит следующим образом.
На вход 5 преобразователя поступают информационные слдва в виде
m-разрядного параллельного двоичного кода. Параллельный прием такого кода осуществляется при поступлении синхроимпульса на вход 7 в один из регистров, например в регистр 1, после чего этот регистр переводится в режим хранения двоичной информации. Во время установки на вход 5 регистр 2 выполняет операцию поразрядного сдвига, выдавая с первого вы;. хода на соответствующий вход коммутатора 4 последовательным двоичным кодом комбинации сигналов, принятую в виде m-разрядного слова в предыдущем цикле. При этом коммутатор
4 передает на выход 18 устройства
m-разрядный последовательный двоичный код. После выполнения в регистре
2 необходимого числа сдвигов происходит обмен функций, выполняемых регистрами, и подключение на выход
18 устройства другого информационного входа коммутатора 4. Подобная циклическая смена функций, реализуемых регистрами 1 и 2 и коммутатором 4, выполняется до момента окончания преобразования и/m-разрядных двоичных слов в r7-разрядный последовательный двоичный код.
Формула изобретения
Преобразователь двоичного кода, содержащий регистры сдвига, первые входы которых объединены и являются первыми информационными входами преобразователя, первые выходы регистров соединены с <оотвегствующими одноименными информационными
1496008
Составитель С. Берестевич
Техред М.Дидык Корректор Т.Малец
Редактор А.шандор
Заказ 4287/57 Тираж 884 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГЕНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 входами первого коммутатора, о т— л и ч а ю шийся тем, что, с целью расширения функциональных возможностей, в него введен второй коммутатор, вторые выходы регистров соединены в соответствующими одноинменными информационными входами второго коммутатора, вторые и третьи входы регистров соответственно объединены и являются вторым информационным входом и синхровходом преобразователя соответственно, четвертые и пятые входы регистров являются соответствующими первыми управляющими входами преобразователя, первые и объединенные вторые управляющие входы коммутаторов являются соответствующими управляющими входами преоб10 разователя, выходы коммутаторов являются выходами преобразоватеЛя.
