Адаптивная система передачи дискретных сообщений
Изобретение относится к электросвязи. Цель изобретения - увеличение пропускной способности. Адаптивная система передачи дискретных сообщений содержит передающую и приемную стороны, которые работают в следующих режимах: режиме начального фазирования, режиме передачи (приема) данных, режиме повторения блока данных, режиме промежуточного фазирования и режиме "Конец передачи". Цель достигается введением на передающей стороне блока выбора длины кода, который определяет длину кода и вид комбинации фазирования, используемой в течение передачи сообщения. Система по п. 2 ф-лы отличается выполнением блока выбора длины кода. 1 з.п.ф-лы, 3 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (я) 4 Н 04 L 11/20
Ы".0ЮР4 5АТЕ 1Т111 Ы = " ai
БМ " i ОПИСАНИЕ ИЗОБРЕТЕНИЯ К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЩ4 ПРИ ГКНТ СССР (21) 416 1049/2)4-09 (22) 15;12.86 (46) 30.07.89. Бкл. В 28 (7f) Ленинградский электротехнический институт связи им. М.А.Бонч- . Бруевича (72) P.È,Âèíîãðàäîâ и А.Н.Семенюта ,(53) .621 ° 394.6(088.8) (56) "Иэделия радиопрожшленности" ° Каталог. Сер. "Аппаратура передачи данных", т. II; Аппаратура передачи данных "Аккорд — 1200", М. 1970, с. 14. (54) АДАПТИВНАЯ СИСТЕМА ПЕРЕДАЧИ ДИСКРЕТНЫХ СООБЩЕНИЙ (57) Изобретение относится к электросвязи. Цель изобретения - увелиИз обр ет ение относится к эл ектроэ связи и может быть использовано для передачи данных. Цель изобретения — увеличение пропускной способности система. На фиг. 1 изображена структурная электрическая схема передакщей стороны предлагаемой системы; на фиг.2структурная электрическая схема приемной стороны предлагаемой система; на фиг. 3 - структурная электрическая схема блока выбора длины кода. Система на передающей стороне содержит блок 1 управления вводом данных, кодер 2, блок 3 памяти, датчик 4 номера блока данных, формирователь 5 тактовых импульсов, блок 6 управления памятью, блок 7 фазирования, анализатор 8 сигналов обратного„ канала, пульт 9 управления и сигна„.Я0„„1 497755 с чение пропускной способности. Адаптивная система передачи дискретных сообщений содержит передающую и приемную стороны, которые работают в следующих режимах: режиме начального фазирования, режиме передачи (приема) данных, режиме повторения блока данных, режиме промежуточного фаэирования и режиме "Конец передачи". Цель достигается введением на передающей стороне блока выбора длины кода, который определяет длину кода и вид комбинации фазирования, используемой в течение передачи сообщения. Система по и. 2 ф-лы отличается выполнением блока выбора длины кода. 1 з.п. ф-лы, 3 ил. ° лизации, формирователь 10 сигналов обмена и блок 11 выбора длины кода. Система на приемной стороне содержит входной ретистр 12, блок 13 памяти, выходной регистр 14, декодер l5, дешифратор 16 служебных признаков, формирователь 17 сигналов обмена, формирователь 18 сигналов обратного канала, блок 19 фазирования и формирователь 20 тактовых импульсов. Блок II выбора длины кода содержит первый 2 1 и второй 22 элементы И, первый 23 и второй 24 суммирующие счетчики, узел 25 деления, первый 26 и второй 27 регистры, коммутатор 28, узел 29 сравненЛя, генератор 30 случайных имттульсов, логический узел 31, первый 32 и второй 33 триггеры, усилитель 34 мощности и распределитель 35. 3 149 Система работает следующим образцм. В начале каждого сеанса связи адаптивная система передачи дискретных сообщений устанавливается в режим начального фазирования. В режиме начального фазирования передающая сторона передает приемной стороне информацию об используемой для передачи поступившего на вход системы сообщейия длине кода, устанавливается синхронность и синфазность работы приемной и передающей сторон. С этой целью в адаптивную систему передачи дискретных сообщений введено два типа фазирующих комбинаций. Фазирующая комбинация со служебным признаком 0101 означает, что в системе будет Ф использоваться длина блока, равная 260 бит, фазирующая комбинация со служебным признаком 1111 означает, что в системе будет использоваться длина кода, равная 132 бит. ДлинУ кода и вид комбинации фезирования, используемой в течение передачи сообщения, определяет блок 11 выбора длины кода. В передающей части в режиме начального фазирования из блока 7 фаэирования во входной регистр (не показ ан) блока 1 управления вводом данных записывается соответствукщий выбранной длине кода служебный признак сигнала синхронизации, который через кодер 2 поступает в прямой каHBJI связие Кодирование заключается в получении остатка от деления двоичного числа (признака сигнала синхронизации) на образукнций полином цикличес- ко1о кода. Остаток состоит из шестнадцати символов, которые передаются вслед за делимым числом в модем (не показан) и представляет собой комбинацию синхронизации. В режиме начального фазирования состояние обратного канала не контролируется. После передачи сигнала синхронизации передаюш=.я сторона переходит в режим передачи данных. От оконечного оборудования данных (ООД) (не пока-ано) поступают два блока данны"., которые передаются в канал связи и вводятся в блок 3 памяти. На приемной стороне в режиме начального фазирования осуществляется 7755 15 25 30 в режим передачи данных. 35 10 50 поиск фазирующей комбинации, определяющей длину кода для передачи поступившего на вход системы сообщения. Для этого на приемной стороне в режиме начального фазирования декодер 15 работает как сдвиговый ретистр, на вход которого поступают данные из пятого канала. К выходам триггеров (не показаны) декодера 15 подсоединены дешифраторы комбинаций фазирования (не показаны) блока 19 фазирования, Так как приемная сторона устансЪлена в режим фазирования, то блоки данных, поступающие с передающей стороны, не принимаются, в результате чего по обратному каналу непрерывно передается сигнал "Запрос". При этом осуществляется непрерывное повторение данных с циклом повторения два блока из блока 3 памяти и производится подсчет "запросов, принимаемых с обратного канала, Сосчитав девять "запросов"., передающая сторона переходит в режим промежуточного фазирования и передает в канал сигнал синхронизации поочередно с первым блоком данных до тех пор, пока по обратному каналу с приемной стороны не поступит сигнал "Подтверждение", На приемной стороне при появлении сигнала на каком-либо одном из двух дешифраторов фазирования (не показаны) блока 19 фазирования формирователь 20 тактовых импульсов устанавливается в исходное состояние, в результате чего приемная сторона настраивается на работу с кодом, длина которого определяется сигналом на выходе сработавшего дешифратора фазирования (Йе показан) блока 19 фазирования. По обратному каналу подается сигнал "Подтверждение (состояние "0"), в результате чего приемная сторона переходит в режим прие ема данных, но цикл работы остается равным длительности двадцати символов. Приняв с приемной стороны по обратному каналу сигнал "Подтвержде— ние", передающая сторона переходит После того, как принят служебный признак блока Х, следующий за правильно принятой комбинацией синхронизации, приемная сторона переключается на цикл работы, рави1 и ллитель1497755 55 ности блока, содержащего 60 (132) символов. Если признак блока Л не будет принят в течение восьми циклов, то приемная сторона возвращается в режим фазирования. Режим передачи (приема) данных. Блоки данных передаются непрерывно. Каждому блоку присваивается служебный признак. Первому передаваемому после выхода из начального фазирования блока присваивается признак блока А, всем последующим — признаки блоков В, С, А, В, С, А... соответственно. Такая последовательность признаков исключает потерю или двукратный прием блоков приемной стороной при возмущениях в канале связи во всех режимах работы системы, При вводе данные записываются во входной регистр (не показаны) блока 1 управления вводом данных по сигналу "Данные установлены" от ООД. Сигнал иСинхронизация ввода (длительность 830 мкс), означает, что знак данных принят передатчиком и ООД может устанавливать на выходных шинах следуюций знак. Данные из модема (не показан) поступают в декодер 15 и одновременно во входной регистр 12. В декодере 15 проверяется правильность принятого блока данных. Для этого полином данных делится на полином F(x) = х + + х " + х + 1. Если остаток от деления равен нулю, то предполагается, что данные приняты правильно, и по обратному каналу передается сигнал "Подтверждение" (состояние "0"). В противном случае декодер 15 формирует сигнал "Ошибка" и по обратному каналу передается сигнал "Запрос" (состояние "1") . Сигнал "Ошибка" запрецает вывод данных в ООД. Режим повторения блока данных. Все данные (включая служебный признак блока), передаваемые в модем (не показ ан) з аписываются в блок 3 памяти и хранятся до получения сигнала "Подтверждение" по обратному каналу. В случае непоступления сигнала "Подтверждение" на переданный блок прекращается формирование циклических признаков датчика 4 номера блока данных, в результате чего инвертируется шесть последних символов ос— татка блока, следующего за блоком, на который не поступил сигнал "Подтверждение", и блок не принимается приемной стороной, а в модем (не показан) передаются два блока данных из блока 3 памяти. Принятый сигнал "Подтверждение" восстанавливает ввод данных от ООД. Датчиком 4 номера блока данных во входной регистр (не показ ан) управления вводом данных записывается очередной циклическ и признак блока. Режим промежуточного фазирования. Если на девять подряд переданных блоков получен сигнал "Запрос", то переданная сторона переходит в режим промежуточного фазирования. Этот режим отличается от режима начального фазирования следуккцим. Блок данных, следующий за сигналом синхронизации, считывается из блока 3 памяти вместе с прежним циклическим признаком. Сигнал синхронизации 5лок данных повторяются передaiaq стороной до получения сигнала "Подтверждение По сигналу Подтверждение передающая сторона возврашается в режим передачи данных, а из блока 3 памяти считывается второй блок данных ° Режим фазирования на приемной стороне устанавливается в процессе работы, если в восьми блоках подряд обнаружена ошибка или четыре раза подряд производится повторение блока данных (происходит чередование блока с ошибкой и блока без ошибки в течение восьми циклов) ° Распределитель 35 перестраивается на цикл работы, равный длине блока, содержащего данные (260 или 132 символа), после того, как за правильно принятой комбинацией синхрониз ации принят какой-либо служебный признак блока. Если служебный признак не принят в течение восьми циклов, то приемная сторона возвращается в режим фазирования. Режим "Конец передачи . В режим Конец передачин передающая сторона переходит при снятии сигнала "Запрос передачи" от ООД. При этом ввод данных прекращается. Передав последний блок данных, поступивших на ООД до снятия сигнала "Запрос передачи", передающая сторона начинает формировать блоки служебных признаков "Конец передачи" ° заполненные комбинацией синхронизации. После поступления сигнала "Под1497755 10 тверждение" на такой блок формирователь 10 сигналов обмена снимает сигнал "Запрос передачи" в сторону модема (не показан). Блок 11 выбора длины кода работает следукицим образом., При передаче поступившего на вход системы очередного сообщения на вход суммирующего счетчика 23 через открытый элемент И 21 поступают импульсы, соответствукзцие очередному поступившему в систему знаку. В счетчике 23 подсчитывается число поступивших в систему информационных бит. На вход суммирующего счетчика 24 через открытый элемент И 22 поступают импульсы, каждый из которых соответствует очередмому переданному в прямой канал биту. Счетчик 24 накапливает суммарное количество всех бит, Ф передающихся в канал связи. При об-!! !! р аз ов анни в системе сигнала КП сигнализирующего о том, что источник сообщення закончил передачу, .триггер 33 устанавливается в нулевое состояние и запускается на один цикл распределитель 35. На первые входы элементов И 21 и 22 поступает нулевой сигнал, что обуславливает окончание процесса подсчета числа бит в счетчиках 23 и 24. Сигналом на четвертом выходе распределителя 35 запускается узел 25 деления. На его выходе появляе т с я з н ач ение от но сит ел ьной с ко рости за текущий сеанс связи. Сигнал с третьего выхода распределителя 35 поступает на первый (информационный) вход коммутатора 28, откуда (в зави,симости от сигнала на инверсном выходе триггера 32) поступает на второй (управляющий) вход регистров 26 ипи 2 7. По этому сигналу в один из регистров 26 или 27 (в зависимости от использованной длины кода) записывается значение текущей относительной скорости передачи. По сигналу на втором выходе распределителя 35 генератор 30 случайны".. импульсов марабатывает íà ocHQBP ì выходе импульс с заранее заданной вероятностью р, а узел 29 сравнения производит сравнение чисел, поступакщих с выходов регистров 26 и 27, Единичный сигнал но единичном выходе узла 29 . сравнения означает, что число в регистре 26 больше или равно числу в регистре 27. По сигналу на первом е выходе распределителя 35 триггер 32 устанавливается в положение, соответствующее выбранной длине (единичное состояние — выбранная длина кода равна 132 бит, нулевое — 260 бит). По сигналу на пятом выходе распределителя 35 сбрасывается триггер 33, в результате чего счетчики 23 и 24 устанавливаются в исходное состояние. Фо р мул а изобретения 1, Адаптивная система передачи дискретных сообщений, содержащая на f5 передающей стороне блок памяти, выход которого соединен с первым входом блока управления вводом данных, первый выход которого соединен с перBbIM вхОдом блОка памяти4 ВТороН ВХОД которого подключен к первому выходу датчика номера блока данных и к первому выходу блока управления памятью, второй выход которого соединен с третьим входом блока памяти, с пер,!5 вым входом блока фаэирования, с вы— ходом формирователя тактовых импульсов, с первым входом кодера, с вторым входом блока управления вводом данных и с входом датчика номера блока данных, второй выход которого подключен к третьему входу блока управления вводом данных, четвертый вход которого подключен к первому выходу формирователя сигналов обмена и к пеРвому входу анализатоРа сигналов обратного канала, выход которого соединен с вторым входом блока фазирования и с вторым. входом кодера, третий вход которого подключен к вто-!!40 рому выходу блока управления вводом данных, пятый вход которого подключен к входу блока управления памятью и к первому вьй оду блока фазирования, второй выход которого соединен с 45 первым входом формирователя тактовых импульсов и с первым входом формирователя сигналов обмена, второй выход которого соединен с первым входом г пульта управления и сигнализации, второй вход котооого подключен к третьему выходу блока управления вводом данных, при этом первый выход пульта управления и сигнализации соединен с ф вторым входом формирователя сигналов обмена, третий вход р третий выход которого являются соответственно первым управляющим входом и первым управляющим выходом передающей стороны, тактовым входом которой является 1497755 второй вход формирователя тактовых импульсов, второй вход анализатора сигналов обратного канала является вторым управляющим входом передающей 5 стороны, сигнальными входами которой являются шестой и седьмой входы блока управления вводом данных, четвертый выход которого является первым сигнальным выходом передающей сторо- 10 ны, вторым сигнальным выходом которой является выход кодера, второй выход пульта управления и сигнализации является вторым управляющим выходом передающей стороны, третьим управляющим входом которой является третий вход пульта управления и сигнализации, а на приемной стороне входной регистр, первый выход которого соединен с первым входом блока памяти, второй вход которого подклю. чен к первому выходу формирователя тактовых импульсов, второй выход которого соединен с первым входом входного регистра, второй выход которого 25 через дешифратор служебных признаков подключен к первому входу формирователя сигналов обмена, второй вход которого подключен к первому выходу декодера, второй выход которого соединен с входом блока фазирования, первый выход которого соединен с первым входом формирователя тактовых импульсов, третий выход которого соединен с первым входом формирователя сигналов обр гного канала, второй вход которого подключен к второму выходу блока фазирования, выходной регистр, вход которого подключен к выходу блока памяти, четвертый Выход формирова- 40 теля тактовых импульсов соединен с третьим входом формирователя сигналов обмена, третий вход формирователя сигиаЛов обратного канала соединен с третьим выходом декодера, вход кото- 45 рого подключен к второму входу входного регистра и является сигнальным входом приемной стороны, сигнальным выходом которой является выход выходного регистра, второй вход формирова50 теля тактовых импульсов является тактовым входом приемной стороны, управляющим входом которой является четвертый вход формирователя сигналов обмена, выход которого является первым управляющим выходом приемной сто55 роны, вторым управляющим выходом которой является выход формирователя сигналов обратного канапа, о т л и— чающая ся тем,что,сцелью увеличения пропускной способности, на передающей стороне введен блок выбора длины кода, первый вход которого соединен с восьмым входом блока управления вводом данных, четвертый, пятый и шестой выходы которого соединены соответственно с первым, вторым и третьим входами блока выборки длины кода, второй выход которого подключен к третьему входу формирователя тактовых импульсов, а на приемной стороне четвертый выход декодера соединен с третьим входом формирователя тактовых импульсов. 2. Система по и. 1, о тл и ч а ющ а я с я тем, что блок выбора длины кода содержит усилитель мощности, два триггера, логический узел, узел сравнения, генератор случайных импульсов, коммутатор, два регистра, распределитель, узел деления, два суммирукщих счетчика и первый и второй элементы И, выходы которых соединены с первыми входами соответственно первого и вто. рого суммирующих счетчиков, выходы которых подключены соответственно к первому и второму входам узла деления, выход которого соединен с первыми входами первого и второго регистров, выходы которых, подключены соответственно к первому и второму входам узла сравнения, единичный и инверсный выходы которого соединены соответственно с первым и вторым входами логического узла, первый и второй, выходы которого подключены соответственно к S-входу и R-входу первого триггера, С-вход которого соединен с первым выходом распределителя, второй выход которого соединен с третьим входом узла сравнения и с входом генератора случайных импульсов, единичный и инверсный выходы которого соединены соответственно с третьим и четвертым входами логического узла, первые входы первого и второго элементов И подключены к выходу. второго триггера, К-вход которого соединен с входом распределителя, третий выход которого подключен к первому входу коммутатора, первый и второй выходы которого соединены с вторыми входами соответственно первого и второго регистров, вторые входы пер- вого и второго суммируницих счетчиков подключены к S-входу второго триггера и к пятому. выходу распределителя, 11 1497755 12 четвертый выход которого соединен с третьим входом узла деления, второй вход коммутатора соединен с инверсным выходом первого триггера и с входом усилителя мощности, выход которого является вторым выходом блока выбора длины кода, первым выходом которого является единичный выход первого триггера, первым, вторым и третьим входами блока выбора длины кода являются соответственно второй вход первого элемента И, второй вход второ го элемент а И и R-вход второго триггера. 1497755 Составитель О. Геллер Техред Л.Олийнык Корректор A-Коэориэ Редактор А.Ревин Заказ 4458/56 Тираж 626 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5 Проиэводственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 
