Устройство для контроля исправляющей способности приемников дискретных сигналов

 

Изобретение относится к электросвязи. Цель изобретения - уменьшение времени контроля. Устройство содержит задающий генератор 1, делитель 2 частоты, блок 3 формирования управляющего сигнала, блок 4 искажений, формирователь 5 испытательных сигналов, формирователь 6 сигналов дроблений, блок 7 ввода дроблений, коммутатор 8, общую шину 9, приемопередатчик 10, дешифратор 11 адресов, регистр 12 управления, формирователь 13 управляющего сигнала, регистр 14 состояния, блок 15 формирования синхросигналов и блок 16 состояния. Формирователь 13 работает в двух режимах. В режиме "Вы вод" устройство принимает информацию, управляющее слово или испытательную информацию от формирователя 13. В режиме "Ввод" из устройства выдается информация о состоянии испытательной информации в формирователь 13. При этом управляющее слово определяет: скорость приема-передачи, величину краевых искажений, вид искажений, величину и местоположение искажений типа "дроблений" и номер контролируемого приемника. Цель достигается путем обеспечения автоматизации процесса контроля. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (д) 4 Н 04 L 11/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

° °

° В сг вишь

Ж

ЯР

Ю

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 426940 7/ 24-09 (22) 26. 06. 8 7 (46) 07.08.89 . Бюл. ¹ 29 (72) В,Д. Волынец, lO.Н. Зайцев, А.А. Кудрявцев, Г. Б. Миронов, В.Н. Опритов и Я.И. Соколов (53) 621.391.832.44(088.8) (56) Авторское свидетельство СССР № 117739, кл. Н 04 L 11/08, 1984. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИСПРАВЛЯЮЩЕЙ СПОСОБНОСТИ ПРИЕМНИКОВ ДИСКРЕТНЫХ СИГНАЛОВ (57) Изобретение относится к электросвязи, Цель изобретения — уменьшение

l времени контроля. Устройство содержит задающий генератор 1, делитель

2 частоты, блок 3 формирования управляющего сигнала, блок 4 искажений, формирователь 5 испытательных сигналов, формирователь 6 сигналов дроблений, блок 7 ввода дроблений, ком—

„.ви„„деддщ А1

2 мутатор 8, общую шину 9, приемопередатчик 10, дешифратор 11 адресов, регистр 12 управления, формирователь 13 управляющего сигнала, регистр

14 состояния, блок 15 формирования синхросигналов и блок 16 состояния.

Формирователь 13 работает в двух режимах. В режиме "Вывод" устройство принимает информацию, управляющее слово или испытательную информацию от формирователя 13 ° В режиме "Ввод" из устройства выдается информация о состоянии испытательной информации в формирователь 13. При этом управляющее слово определяет скорость приема-передачи, величину краевых искажений, вид искажений, величину и местоположение искажений типа "дроблений" и номер контролируемого приемника, Цель достигается путем обеспечения автоматизации процесса контроля. 1 ил.

1499518

Изобретение относится к электросвязи и может быть использовано для проверки исправляющей способности приемников дискретных сигналов. .5

Цель изобретения — уменьшение времени контроля путем автоматизации процесса контроля.

На чертеже представлена структурная электрическая схема устройства. 10

Устройство для контроля исправляющей способности приемников ди1=кретных сигналов содержит задающий генератор 1 делитель 2 частоты, блок 3 формирования управляющего сигнала, 15 блок 4 искажений, формирователь 5 испытательных сигналов, формирователь 6 сигналов дроблений, блок 7 ввода дроблений, коммутатор 8, общая шина 9, приемопередатчик 10, дешифратор 11 адресов, регистр 12 управления, формирователь 13 управляющего сигнала, регистр 14 состояния, блок

15 формирования синхросигналов, блок

16 состояния. На чертеже показаны также контролируемые приемники 17 дискретных сигналов, Устройство работает следующим об" разом.

В исходном состоянии при включении питания по сигналу "Сброс" с приемопередатчика 10 производится начальная установка устройства, По этому сигналу производится обнуление формирователя 5, регистров 12 и 14, блоков 15 и 16. Через блок 15 производится начальная установка делите.ля 2 частоты, блоков 3 и 4, формиро- вателя б и коммутатора 8, В исходном состоянии контролируемые приемники 40

17 с помощью коммутатора 8 отключены от устройства и подключены к соответствующим линиям связи, Одновременно с включением питания импульсы с задающего генератора 1 45 поступают на первый вход делителя 2 частоты, где формируется сетка опорных частот. Иа управляющем входе делителя 2 частоты в это время установлен нулевой код режима устройства, 5< при котором импульсы не поступают на вход блока 3 формирования управляющего сигнала..При подаче на управляющий вход делителя 2 частоты необходимого пода режима устройства импуль; 55 сы заданной частоты поступают на первый вход блока 3 формирования управляющего сигнала, где происходит формирование импульсов основной частоты

Т1 и импульсов управляющей частоты сдвига 12, которые и определяют величину краевых искажений импульсов информации. Импульсы Т1 с второго выхода блока 3 формирования управляющего сигнала поступают соответственно на первый вход формирователя 5 испытательных сигналов, третий вход блока 15 формирования синхросигналов и третий вход регистра 14 состояния.

Импульсы Т1 обеспечивают вывод испытательной информации с выхода формирователя 5 испытательных сигналов на второй вход блока 4, где испытательная информация подвергается краевым искажениям. С выхода блока 4 испытательная информация, подвергнутая краевым искажениям, поступает на первый вход блока 7 ввода дроблений, на второй вход которого поступают сигналы дроблений с формирователя 6 сигналов дроблений.

С выхода блока 7 ввода дроблений искаженная информация поступает на коммутатор 8, который передает ее на вход контролируемых приемников 17 в соответствии с кодом на управляющем входе коммутатора 8.

Установка необходимого режима устройства обеспечивается формирователем 13, в качестве которого может быть использована ЭВМ (Электроника

60 М или Электроника 81Б). Код режима устройства выводится из памяти формирователя 13 в виде управляющего слова, которое запоминается регистром 12.

Управляющее слово (код режима устройства) определяет скорость приема передачи, величину краевых искажений, вид искажений, величину и местоположение искажений типа дроблений, номер и контролируемого приемника.

Дешифратор 11 адресов обеспечивает дешифрацию двух адресов: первого— при обращении формирователя 13 к регистру 12 в цикле "Вывод" и регистру

14 состояния в цикле "Ввод", второго - при обращении формирователя 13 к формирователю 5 испытательной информации в цикле "Вывод".

Формирователь 13 работает в двух режимах: "Вывод", когда устройство цринимает информацию, управляющее слово или испытательную информацию (от формирователя 13),и "Ввод", когда иэ устройства выдается инфор—

1499518 мация о состоянии испытательной информации в формирователь 13.

В режиме "Вывод" формирователь 13 обращается к приемопередатчику 10, выставляя адрес и сигнал управления, которые поступают соответственно на информационный вход и управляющий вход дешифратора 11. Дешифратор 11, распознав свой адрес, при наличии 10 сигнала "Вывод" на управляющем входе дешифратора 11 устанавливает сигнал

"Вывод" на первый вход регистра 12 управления, при этом формировагель

13 заканчивает адресную часть цикла

"Вывод". Во второй (информационной) части цикла "Вывод" формирователь 13 устанавливает информацию (управляющее слово — код режима устройства), которая через приемопередатчик 10 20 поступает соответственно на информационные входы регистра 12 управления, формирователя 5 испытательных сигналов и информационные выходы регистра 14. 25

По сигналу "Вывод" информация, установленная на информационном входе регистра 12, записывается в него и поступает с его выхода на управляющие входы делителя 2 частоты, блоков 3 и 4, формирователя 6, коммутатора 8 и блока 15. Через некоторое время после установки слова информации по сигналу "Вывод" от формирователя 13 дешифратор 11 формирует уп3S равляющий сигнал и передает его че рез приемопередатчик 10 в формиро— ватель 13 сигнал о завершении приема слова информации в регистр 12. Получив сигнал, формирователь 13 снимает сигнал "Вывод", что обеспечивает окончание передачи информации — кода режима устройства.

При этом дешифратор 11, распознав второй свой адрес формирует сигнал 45

"Вывод два", по которому вид сигнала испытательной информации, установленной на информационном входе формирователя 5,на входе регистра 12 и выходе регистра 14 записывается в формирователь 5.

50 В режиме "Ввод" формирователь 13 в первой части цикла осуществляет передачи первого адреса- устройства °

Во второй части формирует сигнал

"Ввод", которые через приемопередатчик 10 и дешифратор 11 поступает на вход регистра 14. По этому сигналу регистр: 14 данные. о своем состоянии через приемопередатчик 10 записывает в формирователь 13.

При прохождении испытательной информации через устройство блок 15 по первому заднему фронту импульса информации формирует синхросигнал, по которому устанавливается режим устройства, Формула изобретения

Устройство для контроля исправляющей способности приемников дискретных сигналов, содержащее коммутатор, формирователь испытательных сигналов, формирователь сигналов дроблений и последовательно соединенные задающий генератор, делитель частоты, блок формирования управляющего сигнала, блок искажений и блок ввода дроблений, другой вход которого через формирователь сигналов дроблений соединен с выходом делителя частоты, а выход формирователя испытательных сигналов подключен к второму входу блока искажений, о т л и ч а ю щ е е— с я тем, .что, с целью уменьшения времени контроля путем автоматизации процесса контроля, введены блок формирования синхросигналов, регистр управления, выход которого подключен к второму входу делителя частоты, к второму входу блока формирования управляющего сигнала, к третьему входу блока искажений, к второму входу формирователя сигналов дроблений, к первому входу коммутатора и к первому входу блока формирования синхросигналов, выход которого подключен к третьим входам делителя частоты, блока формирования управляющего сигнала, формирователя сигналов дроблений, к четвертому входу блока искажений и к второму входу коммутатора, третьи входы которого являются входами устройства, первыми выходами которого являются выходы коммутатора, формирователь управляющего сигнала и последовательно соединенные блок состояния, регистр состояния, дешифратор адресов и приемогередатчик, первый выход которого, являющийся одновременно и вторым входом, соединен с входом формирователя управляющего сигнала и является его выходом, вторым входом и одновременно вторым выходом устройства, выход регистра состояния подключен к первым входам формирователя испытательных сигналов, 1499518

Составитель В. Камалягин

Техред .Ходанич Корректор Н . Король

Редактор И. Шулла

Заказ 4709/56 Заказ 626 Подписное

BHHHIIH Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 регистра управления и к третьему входу приемопередатчика, второй выход которого подключен к вторым .входам регистра управления, формирователя испытательных сигналов, регистра состояния, блока формирования синхросигналов и к первому входу блока состояния, второй вход которого соединен с выходом блока ввода дроблений и с четвертым входом коммутатора, второй выход подключен к третьему входу блока формирования синхросигналов, четвертый вход которого соединен с третьим входом регистра состояния и с первым выходом блока формирования управляющего сигнала, второй выход которого подключен к четвертому входу регистра состояния, к пятому входу блока формирования синхросигналов и к третьему входу формирователя испытательных сиг налов, четвертый вход которого соединен с вторым выходом дешифратора адресов, третий выход которого подключен к третьему входу регистра управления, четвертый выход - к пятому входу регистра состояния, а второй, третий и четвертый входы соединены соответственно с третьим, четвертым и пятым выходами приемопередатчика.