Преобразователь последовательного кода в параллельный

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования двоичных кодов. Целью изобретения является повышение помехозащищенности преобразователя. Преобразователь содержит регистр 1 сдвига, триггеры 2,3, элементы НЕ 4,5 и элемент И-НЕ 6 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1 (51)4 Н 0 М 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4378470/24-24 (22) 04 ° 01.88 (46) 15,08,89. Бюл. Р 30 (72) Ю.М.Касьян (53) 681.325(088.8) (56) Авторское свидетельство СССР .Ф 1290537, кл. Н 03 М 9/00, 1985, (54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОДА В ПАРАЛЛЕЛЬНЫЙ

2 (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования двоичных кодов. Целью изобретения является повышение помехозащищенности преобразователя. Преобразователь содержит регистр 1 сдвига, триггеры 2,3, элементы НЕ 4,5 и элемент И-НЕ 6. 1 ил.

282

20

30

40

3 1 501

Изобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования двоичных кодов.

Целью изобретения является повышение помехоэащищенности преобразователя.

На чертеже представлена схема преобразователя.

Преобразователь содержит регистр

1 сдвига, триггеры 2 и 3, элементы

НЕ 4,5 и элемент И-HF. 6.

Преобразователь работает следующим образом.

Перед началом обмена на преобразователь по установочному входу подается сигнал "Признак управляющего слова (ПУС), который приводит в исходное состояние регистр 1 сдвига, триггеры 2 и 3 режима. Далее по синхровходу подаются синхроимпульсы (СИ) и по информационному входу информационные импульсы (ИИ) °

Если на входе режима установить сигнал высокого уровня, то на выходе триггера 3 также появляется высокий уровень, что обеспечивает прохождение СИ без сдвига. При этом по переднему фронту СИ происходит запись информации в регистр 1 сдвига, а по спаду СИ установка в нуль триггера

2. Таким образом реализуется режим обмена, использованный в прототипе, Непременным условием должно быть то, что сигналы по информационному входу и D-входу регистра 1 сдвига должны быть поданы раньше, чем СИ по синхровходам триггера 2 и регистра 1.

В случае низкого уровня на входе режима в исходном состоянии на выходе триггера 3 имеется также низкий уровень. Таким образом, прохождение первого СИ на выход элемента И-НЕ 6 заблокировано. Триггер 3 вэводнтся по спаду инвертированного первого синхроимпульса, разрешая прохождение СИ на синхровходы три гера 2 и регистра 1.

В регистр 1 сдвига информация записывается по переднему фронту с второго СИ. К этому времени на выходе три гера 2, а значит, и на входе

peiистра 1 сдвига процессы имеют установившийся характер и записываемая информация является достоверной. По спаду инвертированного СИ триггер 2 записи устанавливается в исходное состояние, Таким образом, информационный импульс передаваемой кодограммы может запаздывать относительно стробирующего синхроимпульса на время, не превьшьзющее период повторения СИ в слове, за счет сдвига между синхроимпульсом посылки и СИ считывания на один импульс, что повышает достоверность считывания кодограммы. формула изобретения

Преобразователь последовательно го кода в параллельный, содержащий первый триггер, выход которого соединен с D-входом регистра сдвига, и первый элемент НЕ, D-вход первого триггера подключен к шине низкого логического уровня, а S- u R-входы первого триггера являются соответственно информационным и установочным входами преобразователя, о т л и— ч а ю шийся тем, что, с целью повышения помехозащищенности преобразователя, в него введены шина высокого логического уровня, второй триггер, второй элемент НЕ и элемент

И-НЕ, выход которого соединен с Свходом первого триггера и через первый элемент НŠ— с С-входом регистра сдвига, выход второго элемента НЕ соединен с С-входом второго триггера, выход которого соединен с первым входом элемента И-НЕ, второй вход которого объединен с входом второго элемента НЕ и является синхровходом преобразователя, R-входы регистра сдвига и второго триггера объединены и подключены к установочному входу преобразователя, S-вход второго триггера является входом режима преобразователя, D-вход,.второго триггера подключен к шине высокого логического уровня, выходы разрядов регистра сдвига являются выходом преобразователя.

Преобразователь последовательного кода в параллельный Преобразователь последовательного кода в параллельный 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано для преобразования последовательного кода в параллельнопоследовательный или параллельный и наоборот

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к цифровой вычислительной технике

Изобретение относится к импульсной технике и может использоваться в системах встроенного контроля

Изобретение относится к вычислительной технике и может быть использовано в устройствах межмашинного обмена и обмена с периферийными модулями

Изобретение относится к вычислительной технике, может быть использовано для преобразования последовательного биполярного кода в параллельный и является усовершенствованием изобретения по авт.св

Изобретение относится к вычислительной технике и может найти при-

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре обработки и регистрации сигналов, в частности яри получении характеристик случайных процессов, регистрируемых на различного вида носителях

Изобретение относится к вычис лительной технике

Изобретение относится к вычислительной технике и может быть использовано в системах преобразования цифровых данных и их передачи по широкополосным каналам

Изобретение относится к автоматике и вычислительной технике и предназначено для выполнения операции преобразования параллельного кода в последовательный код сообщения с программируемой длительностью паузы начала преобразования после запуска преобразователя и программируемым форматом преобразования, формирования синхроимпульсов сопровождения сообщения, трех битов состояния и контрольного бита четности с обеспечением программной возможности вставки его в конец сообщения и может быть использован при построении контроллеров локальной сети

Изобретение относится к вычислительной технике и предназначено для выполнения операции преобразования последовательного двоичного кода в параллельный код

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики

Изобретение относится к вычислительной технике

Изобретение относится к автоматике и вычислительной технике и предназначено для использования в цифровых системах обмена массивами данных между устройствами

Изобретение относится к вычислительной технике и может быть использовано для преобразования биполярного трехуровневого последовательного кода в однополярный параллельный код

Изобретение относится к вычислительной технике и может найти применение в радиолокационных станциях одновременного сопровождения по дальности путем математического стробирования больщого количества объектов различной протяженности и в других системах цифровой обработки сигналов с различным целевым назначением
Наверх