Дельта-модулятор

 

Изобретение относится к автоматике и вычислительной технике и является усовершенствованием устройства по авт.св. N 1345349. Его использование в устройствах цифровой обработки сигналов, амплитудно-временного анализа и системах сжатия данных позволяет расширить функциональные возможности за счет определения амплитудно-временных параметров двухполярного сигнала в моменты изменения знака его производной. Это достигается благодаря введению блока буферной памяти и цифрового анализатора сигнала, в котором анализируются тройки символов выходного дельта-модулированного сигнала. 2 з.п. ф-лы, 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А2

„„SU„„1508350 (SD 4 Н 03 И 3/02, 7/32

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H А BTOPCHOMY СВИДЕТЕЛЬСТВУ ратор 2, реверсивный счетчик 3, блок 4 управления, преобразователь 5 коднапряжение, первый элемент ИЛИ 6, первый 7 и второй 8 формирователи переднего фронта, элемент ЗАПРЕТ 9, перIsaL выл элемент И 10, PST-триггер 11, . элемент 12 задержки, второй элемент 4 )

ИЛИ 13, D-триггер 14, преобразователь 15 уровня, элемент 16 НЕ. элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 17, сумматор 18, источник 19 логического нуля, цифровой анализатор 20 сигнала, блок 21 буферной памяти. На фиг. 1 также обозначены информационный вход 22, пер- вый — пятый выходы 23-27. Блок 21 может быть выполнен на буферном регистре и коммутаторе.

-Ю

44

Ю, 4;Р (61) 1345349 (21) 4348760/24-24 (22) 23.12.87 (46) 15.09.89. Бюл. Р 34 (72) О.P.Ïðèñòàéêî и А.В.Тимченко (53) 621.376.56(088.8) (56) Авторское свидетельство СССР

И- 1345349, кл. Н 03 М 3/02, 7/32, 1986. (54) ДЕЛЬТА-МОДУЛЯТОР (57) Изобретение относится к автоматике и вычислительной технике и является усовершенствованием устройства по авт. св. fI- 1345349. Его испольэоИзобретение относится к автоматике и вычислительной технике, может быть использовано в устройствах цифровой обработки сигналов, амплитудновременного анализа и системах сжатия данных и является дополнительным к авт.св. И - 1345349.

Цель изобретения — расширение функциональных возможностей за счет определения амплитудно-временных параметров двухполярного сигнала в моменты изменения знака его производной.

На фиг. 1 изображена функциональная схема дельта-модулятора; на фиг.2 схема блока управления; на фиг. 3— выполнение цифрового анализатора сигнала; на фиг.4 и 5 — временные диаграммы сигналов, поясняющие работу дельта-модулятора и цифрового анализатора сигнала.

Дельта-модулятор содержит (фиг. 1) генератор 1 тактовых импульсов, компа»

2 вание в устройствах цифровой обработки сигналов, амплитудно-временного анализа и системах сжатия данных позволяет расширить функциональные возможности за счет определения амплитудно-временных параметров двухполярного сигнала в моменты изменения знака его производной, Это достигается благодаря введению блока буферной памяти и цифрового анализатора сигна 3 ла, в котором анализируются тройки символов выходного дельта-модулированного сигнала. 2 з.п. ф-лы. 5 ил.

1 табл.

Блок 4 управления содержит (фиг.2) элемент ИЛИ-НЕ 28, элемент И 29, два элемента НЕ 30 и 31, два элемента 3АПРЕТ 32 и 33 °

3 1508350

Цифровой анализатор 20 сигнала содержит (фиг. 3) регистр 34 сдвига, элемент ИСКЛЮЧйОЩЕЕ ИЛИ 35, элемент

36 задержки, элемент И 37 и селектор

38 импульсов, который может быть выполнен на одновибраторе 39 и элементе ЗАПРЕТ 40.

Дельта-модулятор работает следующим образом, 10

Работа устройства основана на принципах дельта-модуляции и осуществляется в два этапа ° На первом этапе происходит преобразование двухполярного входного аналогового сигнала в двоич- 15 ные дельта-модулированные (ДИ) и иразрядные импульсно-кодово-модулированные (ИКМ) сигналы. Последние представляют в цифровом виде амплитудные сигналом и аппроксимирующим сигналом в обратной связи, Указанные сигналы формируются на выходах 23 и 24 устройства с частотой повторения, определяемой частотой дискретизации при дельта-модуляции и фиксируются в памяти. На втором этапе осуществляется оперативный анализ изменения знака производной входного сигнала. Если изменение имело место, на выходе 27 устройства дополнительно формируется импульсный сигнал, подтверждающий изменение знака производной входного сигнала, а запомненное значение ИКИсигнала передается.на выходы 25 и 26

30

35 устройства. Таким образом, ИКИ-сигна-. лы формируются только в моменты времени, когда производная входного сигнала изменяет знак. Одновременно фор- 40 мируются и импульсные сигналы, подтверждающие это изменение. ИКИ-сигналы характеризуют амплитудные параметры входного сигнала, а интервалы времени между появлением двух соседних импульсных сигналов характеризуют

45 временные параметры входного сигнала.

Рассмотрим подробно, как работает дельта-модулятор. Входной двухполярный сигнал П „ (фиг. 4а) с входа 22 поступает на вход преобразователя 15 уровня сигнала.

Блок 15 необходим для преобразования двухполярного аналогового сигнала в однополярный и может быть выполнен на операционном усилителе

55 с опорным напряжением смещения. Опорное напряжение и коэффициент усиления преобразователя 15 выбирают тапараметры входного сигнала, а ДИ-сиг- 20 налы — знак разности между входным ким образом, чтобы его выходной сигнал находился в интервале (q, q "), где q — шаг квантования дельта-модулятора.

Блоки 2 — 18 под воздействием импульсов, поступающих с генератора 1, преобразуют входной сигнал в одноразрядные дельта-кодовые и.п-разрядные

ИКМ-сигналы.

Дельта-код на выходе D-триггера 14 формируется следующим образом, Если входное напряжение U не выходит за интервал (-U„, П„), аппроксимирующее напряжение Uz дельта-модулятора отслеживает входной сигнал .

Реверсивный счетчик 3 в этом случае заполнен до соответствующего значения, ввиду чего на первом и втором выходах блока 4,управления сигналы, фиксирующие крайние состояния счетчика 3 (минимальное — 00...01 и максимальное — 11...1), отсутствуют. Поэтому на выходах элементов ИЛИ 6

И 10 сигналы также отсутствуют, а выходной сигнал компаратора 2 через элементы ЗАПРЕТ 9 и ИЛИ 13 поступает на инфорглационный вход D-триггера 14 .

Триггер 14 выполняет функцию фиксирующей цепи нулевого порядка. Элемент 12 необходим для согласования быстродействия блоков 2,4 - 6 (фиг.4б) .

Сигнал UI (фиг.4в) соответствует значениям прироста аппроксимирующего напряжения U и представляет собой одноразрядный дельта-код. При выполнении условия Uö„o oU выходные импульсы генератора 1 через блок 4 управления заполняют реверсивный счетчик 3 до минимального IIpH U> g (-UH или максимального, при Пц„ « П„ состояния. В результате этого импульсы на третьем и четвертом выходах блока 4 управления отсутствуют, происходит блокировка реверсивного счетчика 3, а появление сигнала на первом (при

U>< «/ -U f) или втором (при Цв„> Пя) выходах блока 4 разрешает прохождение выходного сигнала RST-триггера i1 через элементы И 10 и ИЛИ 13 íà D-вход триггера 14, на выходе которого формируется код — чередующаяся последовательность единиц и нулей, соответствующая значению U Наличие установочных В. и S-входов в счетном триггере 11 и блоков 7 и 8 не допускает случайных сбоев в выходном дельта-коде при выполнении условия Uz<« I Uq .

350

45 и третьему символам трехэлементной пачки дельта-кода, поэтому сигналы с

5 1508

Прямой и-разрядныйпараллельный код, который соответствует значению (величине и,знаку) входного двухполярного сигнала U „, подаваемого на вход 22 устройства, формируется следующим образом, Значения и-1 младших разрядов с выходов реверсивного счетчика 3 подаются на первые входы элементов ИСКЛЮЧйЩЕЕ ИЛИ 17, на вторые входы которых поступают инвертированные значения старшего (n-ro) разряда счетчика 3. Сигнал с выхода и-го разряда счетчика 3 используется для управления работой элементов 17, которые работают как повторители, когда значение на выходе старшего разряда реверсивного счетчика 3 соответствует логической единице (U „ О), или же как инверторы, когда значение старmего разряда соответствует логическому нулю (U < О) . Выходные сигналы с выходов элементов 17 поступают на первые информационные входы (п-1)разрядного двоичного сумматора 18 (фиг. 4г), где происходит их суммирование с инвертированными значениями старшего разряда и-разрядного кода на выходах реверсивного счетчика 3, подаваемого на вход переноса сумматора 18 через элемент НЕ 16 (фиг. 4д), и с уровнями логического нуля, подаваемыми на вторые информационные входы сумматора 18. В связи с этим при U „ 0 на выходах сумматора 18 значения разрядов равны соответствующим значениям (п-1)-х мпадших разрядов на выходе реверсивного счетчика 3, а сигнал на выходе элемента HE 16 равен логическому нулю.

Если же U „(0, то значения (n-1)-х младших разрядов счетчика 3 инвертируются и к ним добавляется единица младшего разряда, а сигнал на выходе элемента HE 16 равен логической единице.

Формирование амплитудно-временных параметров входного сигнала только в моменты времени, когда его производная. изменяет знак, осуществляется следующим образом.

Сигналы в виде параллельного двоичного кода поступают на информационные входы буферного блока 21 памяти, который производит их запоминание

40 ся на первом выходе 23, подае1ся на информационный вход цифрового анализатора 20 сигнала. В анализаторе 20 на основе логической обработки дельта-кода осуществляется оперативный анализ изменения знака производной входного сигнала. Если изменение имело место, на выходе анализатора 20 формируются импульсные сигналы (фиг. 4е), а запомненные ранее значения входного сигнала в блоке 21 поступают на четвертые выходы 27 (фиг. 4ж,з) . При этом интервалы времеггк:между импульсными сигналами, формирующимися на выходе анализатора 20, характеризуют временные параметры входного сигнала.

Цифровой анализатор 20 сигнала осуществляет оперативный анализ изменения знака производной входного сигнала следующим образом (фиг. 5) .

Известно, что появление подряд не менее двух единичных или нулевых символов ДМ-последовательности указывает соответственно на рост или спад входного сигнала. Ввиду того, что при нулевом или постоянном входном сигнале, а также при выполнении условия U ъ l U„l формируется дельта-код в виде чередующихся нулей и единиц (...0101 или ...1010...) ° анализ изменения знака производной входного сигнала в анализаторе 20 осуществляется по составу трехзлементной пачки дельта-кода. Одноразрядный дельта-код с первого выхода 23 подается на информационный вход двухразрядного регистра 34 сдвига. В i-й момент времени на его входе и выходах первого и второго разрядов формируется значение дельта-кода в i-й, (i-1)-й и (i-2)-й моменты времени соответственно. Ана- лиз производится только по первому входа и выхода второго разряда регист" ра 34 подаются на входы элемента ИСКЛЮЧАЮЦЕЕ ИЛИ 35.

В таблице приведены значения выходного сигнала элемента 35 при всех возможных комбинациях символов трехэлементной пачки дельта-кода.

Сигнал на выходе элемента 35 формируетея в i-й момент времени при условии на время одного периода дискретизации. Одновременно с запоминанием одноразрядный дельта-код, формирующий1,UИ 1Ь114+

0 > U

1508350 4(i 1 14(1-21

П, 0

0

0

: 1

0

0

1

0

1

0

0

0

0

0

Таким образом, единичный сигнал на выходе элемента 35 формируется при прохождении входного сигнала (1ц„ через точки, лежащие между участками

5 возрастания, убывания или постоянного значения„ т.е. в моменты времени, когда производная входного сигнала изменяет знак, Сигнал с выхода эле-:: мента 35 подается на первый вход эле- 10 мента И 37, на второй вход которого через элемент 36 задержки подаются тактовые импульсы U„ . Время t задержки тактовых сигналов в элементе

36 выбирают из условия. t ) t, где t — 15 время срабатывания элементов 34 и 35.

Единичный сигнал на выходе элемента И 37 формируется линь при единичных значениях сигналов на его обоих входах. При этом возможны случаи 20 (фиг. 5), когда на выходе элемента 37 появляется следующие подряд два импульса. Для устранения этого и выбора только одного из них выходные импульсы элемента И 37.передаются на выход 25 цифрового анализатора 20 через селектор 38 импульсов, выполненный на одновибраторе 39 и элементе ЗАПРЕТ 40.

Длительность импульса на выходе одновибратора 39 выбирают из условия 30

2T>t1, )Т, где Т вЂ” период повторения импульсов тактового генератора 1.

Таким образом, на первом, втором и третьем выходах 23-25 дельта-моду35 лятора с постоянной частотой повторения формируются соответственно одноразрядный ДИ- и и-разрядный прямой

ИКМ-коды, принадлежащие номинальному диапазону, а на четвертых 26 и пятом 40

27 выходах формируются соответственно амплитудные,и временные параметры двухполярного входного сигнала лишь в моменты изменения знака его производной.

Ф о р мул а и з о б р е т е н и я

1. Дельта-модулятор по авт. св.

N - 1345349, отличающийся тем, что, с целью расширения функциональных возможностей дельта-модулятора за счет определения амплитудновременных характеристик двухполярного входного сигнала в моменты изменения знака его производной, в дельта55 модулятор введены цифровой анализатор сигнала и Ьлок. буферной памяти, тактовые входы которых объединены и подключены к выходу элемента задержки, информационные входы цифрового анализатора сигнала и блока буферной памяти подключены соответственно к выходу второго триггера и к выходам сумматора и элемента НЕ, выходы блока буферной памяти являются четвертыми выходами дельта-модулятора, выход цифрового анализатора сигнала соединен с входом разрешения считывания блока буферной памяти и является пятым выходом дельта-модулятора.

2, Дельта-модулятор по п. 1, о тл и ч а ю шийся тем, что цифро вой анализатор сигнала содержит регистр сдвига, элемент ИСКЛЮЧАЮЦЕЕ ИЛИ, элемент И, селектор импульсов и элемент задержки, вход которого объединен с тактовым входом регистра сдвига и является тактовым входом анализатора, информационный вход регистра. сдвига объединен с первым входом элемента ИСКЛЮЧАЮЦЕЕ ИЛИ и является информационным входом анализатора, выход второго разряда регистра сдвига сЬединен с вторым входом элемента

ИСКЛЮЧАЮЦЕЕ ИЛИ, выход которого и выход элемента задержки подключены к первому и второму входам элемента И, выход которого соединен с входом селектора импульсов, выход кото.рого .является выходом анализатора.

3. Дельта-модулятор по п. 2, о тл и ч а ю шийся тем, что селектор импульсов содержит одновибратор. и элемент ЗАПРЕТ, разрешающий вход которого объединен с входом одновибратора и является входом селектора,. выход одновибратора соединен с запрещающим входом элемента ЗАПРЕТ,.выход которого является выходом селектора.

1508350

h &-14

ader. 16

us>, 107 t 0 0

ОМ 7

g 070

001 оао

381

1 00

3 алло

0 70

О 07

000

1508350 фаад. $

Составитель О.Ревинский

Редактор Е.Копча Техред A.Êðàâ÷óê Корректор Л.Бескид

Заказ 5552/57 . Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101