Устройство для автоматического контроля больших интегральных схем

 

Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля электрических /статических и динамических/ параметров и функционирования цифровых логических БИС, в частности схем с эмиттерно-связанной логикой. Целью изобретения является повышение точности контроля. С этой целью в устройство, содержащее блок сопряжения общей шины, блок преобразователей уровня, блок памяти тестов, блок выходных регистров, блок памяти реакций, блок входных регистров, дешифратор каналов тестирования, генератор синхроимпульсов, два преобразователя код-напряжение, аналого-цифровой преобразователь напряжение-код, первый коммутатор, стробируемый временной компаратор, узел синхронизации, два ключа, блок коммутации выводов, два компаратора, пороговый усилитель, шифратор испытательных воздействий, два триггера, дешифратор, блок регистров приближения, шифратор кода настройки, два регистра режима и генератор тестов, введены блок микропрограммного управления, блок сопряжения канала общего пользования, преобразователь частота-код, рециркуляционный автогенератор, второй коммутатор, третий регистр режима, блок цифроаналоговой памяти, дешифратор режима канала, шифратор настройки уровней и четыре цифроаналоговых преобразователя. 12 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК 5р 4 G 06 F 11 00

1».с». с с

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (2! ) 4080862/24-24 (22) 15.07.86 (46) 15.12.89. Бюл. № 46 (72) В. С. Чунаев, А. В. Мальшин, Ю. А. Каре, М. Г. Рейнберг, М. В. Пешков, С. А. Максимов, О. И. Ярославцев, Л. С. Краснова, М. А. Бургасов и М. Г. Метелкина (53) 681.32 (088.8) (56) Авторское свидетельство СССР № 1075230, кл. G 04 F 10/00, 1984.

Электронная промышленность, 1975, № 1. с. 24 — 35.

Техническое описание системы S-3280 фирмы Тектроникс, 1980. (54) УСТРОИСТВО ДЛЯ АВТОМАТИЧЕСКОГО КОНТРОЛЯ БОЛЬШИХ ИНТЕГРАЛЬНЬ1Х СХЕМ (57) Изобретение относится к контрольноизмерительной технике и может быть использовано для контроля, электрических (статических и динамических) параметров и функционирования цифровых логических

БИС, в частности схем с эмиттерно-связанной логикой. Целью изобретения является

Изобретение относится к контрольно-измерительной и вычислительной технике и может быть использовано для контроля электрических (статических и динамических) параметров и функционирования цифровых логических больших интегральных схем (БИС) в частности схем с эмиттерно-связанной логикой.

Целью изобретения является повышение точности контроля.

На фиг. 1 и 2 изображена функциональная схема устройства для автоматического контроля БИ С; на фиг. 3 — блок-схем а реализации алгоритма передачи тестовой информации при функциональном контроле из блока микропрограммного управления в блок

ÄÄSUÄÄ 1529220 A 1

2 повышение точности контроля. С этой целью в устройство, содержащее блок сопряжения общей шины, блок преобразователей уровня, блок памяти тестов, блок выходных регистров, блок памяти реакций, блок входных регистров, дешифратор каналов тестирования, генератор синхроимпульсов, два преобразователя код-напряжение, аналого-цифровой преобразователь напряжение — код, первый коммутатор, стробируемый временной компаратор, узел синхронизации, два ключа, блок коммутации выводов, два компаратора, пороговый усилитель, шифратор испытательных воздействий, два триггера, дешифратор, блок регистров приближения, шифратор кода настройки, два регистра режима и генератор тестов, введены блок микропрограммного управления, блок сопряжения канала общего пользования, преобразователь частота-код, рециркуляционный автогенератор, второй коммутатор, третий регистр режима, блок цифроаналоговой памяти, дешифратор режима канала, шифратор настройки уровней и четыре цифроаналоговых преобразователя. 12 ил. памяти тестов; на фиг. 4 — функциональная схема блока сопряжения канала общего пользования; на фиг. 5 — упрощенная функциональная схема блока сопряжения общей шины с внутрисистемной шиной; на фиг. 6— принципиальная схема рециркуляционного автогенератора; на фиг. 7 — функциональная схема измерения задержки импульсов; на фиг. 8 — функциональная схема цифроаналоговой памяти фаз импульсов; на фиг. 9— функциональная схема части индивидуального канала с цифро-аналоговым контуром настройки уровня напряжения сравнения компаратора; на фиг. 10 — функциональная схема части индивидуального канала с циф ро-аналоговым контуром настройки уровня

1529220 на выходе порогового усилителя; на фиг. 11— функциональная схема части индивидуального канала с цифро-аналоговым контуром настройки моментов переключения импульсов порогового усилителя; на фиг. 12 функциональная схема части индивидуального канала с цифроаналоговым контуром, настройки моментов опроса выходного сигнала контролируемой БИС компаратором.

Устройство содержит (фиг. 1 и 2) блок

1 микропрограммного управления (БМПУ) с интерфейсом 2 типа общая шина БМПУ, блок 3 сопряжения канала общего пользования, блок 4 сопряжения общей шины

БМПУ, блок 5 преобразователей уровня, блок 6 памяти тестов, блок 7 выходных регистров, блок 8 памяти реакций, блок 9 входных регистров, дешифратор 10 канала тестирования, генератор 11 синхроимпульсов, пер— вый и второй преобразователи 12 и 13 коднапряжение, аналого-цифровой преобразователь (АЦП) 14 напряжение-код, первый (низкочастотный) коммутатор 15, стробируемый временной компаратор !6, узел 17 синхронизации компаратора, первый регистр 18 режима, связанный с узлом 17 синхронизации, второй (высокочастотный) коммутатор

19, дешифратор 20, второй регистр 21 режима, преобразователь 22 частота-код, рециркуляционный автогенератор 23, третий регистр 24 режима, связанный с рециркуляционным автогенератором 23, два реле 25 и

26, блок 27 контактный для подключения контролируемой большой интегральной схемы (БИС) 28, блок 29 регистров приближения, шифратор 30 кода настройки и генератор 3! тестов.

Кроме того, устройство содержит индивидуальные каналы 32 задания испытательных воздействий и измерения реакций, число которых равно Ы, причем каждый канал 32 содержит блок 33 коммутации вывода, шифратор 34 испытательных воздействий, пороговый усилитель 35, первый и второй компараторы 36 и 37, первый и второй триггеры

38 и 39, четыре цифроаналоговых преобразователя (ЦАП) 40 — 43, блок 44 цифроаналоговой памяти фаз импульсов, дешифратор 45 режима канала и шифратор 46 настройки уровней.

Устройство подключено к центральному блоку управления, в качестве которого может быть использована малая ЭВМ, например ЭВМ модели «Электроника 100 — 25» или

СМ вЂ” 420. Центральный блок управления состоит из процессора 47 с оперативным запоминающим устройством (ОЗУ) и периферийных устройств — накопителя 48 на магнитных дисках, накопителя 49 на магнитной ленте, печатающего устройства 50, блока 51 интерфейсного и электронно-лучевых дисплеев 52. Связь периферийных устройств и аппаратуры устройства с процессом ЭВМ

4 осуществляется по двунаправленной магистрали 53 типа общей шины, содержащей линии 54 — 56 данных, адреса и управления соответственно.

Связь между блоком 1 микропрограммного управления и внешними по отношению к нему устройствами осуществляется по двунаправленной магистрали 2 типа общей шины БМПУ, которая содержит шестнадцать линий 57 данных, шестнадцать линий 58 ад"0 реса и двадцать пять линий 59 управления и синхронизации. Двусторонняя связь между общей шиной 53 центрального блока управления и общей шиной 2 блока 1 микропрограммного управления осуществляется через

)5 блок 60 сопряжения шин, который преобразует форматы информационных посылок и синхронизирует работу передающего и переменного устройств. К магистрали 2 «Общая шина БМПУ», кроме того, подключены первые входы-выходы блока 3 сопряжения канала 61 общего пользования (КОП), состоящего из двунаправленных линий 62 — 64 данных, адреса и управления соответственно входы-выходы данных, признака адреса и управления соответственно входы-выходы данУ

25 ных, признака адреса и управления стробируемого временного компаратора 16, первые входы-выходы блока 4 сопряжения с двунаправленной внутрисистемной шиной

65, имеющей уровни ТТЛ.

К двунаправленным линиям 62 — 64 канала общего пользования 61 подключены входы данных двух преобразователей 12 и

13 код — напряжение, цифровые входы — выходы АЦП 14 напряжение — код и преобразователя 22 частота — код. К линиям 66 — 68

З данных, адреса и синхронизации двунаправленной внутрисистемной шины 65 с уровням и ТТЛ подсоединены соответствующие первые входы — выходы блока 5 преобразователей уровня, входы данных, адреса и синхровходы шифратора 30 кода настройки, ге4 нератора 31 тестов, регистров 18, 21 и 24 режима, аналогичные первые входы блока 29 регистров приближения и дешифратора 45 режима канала.

Вторые входы — выходы блока 5 преоб45 разователей уровня (ТТЛ)ЭСЛ и ЭСЛ)ТТЛ) подключены к двунаправленной внутрисистемной шине 69 с уровнями ЭСЛ, которая содержит линии 70 — 72 данных, адреса и управления. Линии 70 данных шины 69 соединены с соответствующими входами блока

50 6 памяти тестов и выходами блока 8 памяти реакций. Линии 71 и 72 адреса и управления подключены к соответствующим входам дешифратора 10 каналов тестирования. Разрешающий вход дешифратора 10 соединен с выходом генератора 11 синхроим пульсов.

Выход дешифратора !О линией 73.! связан с управляющими входами блока 6 памяти тестов и блока 8 памяти реакций, линией

1529220

10

73.2 — с входом команды «Чтение» блока 6 памяти тестов, а линией 73.3 — с входом команды «Запись» блока 8 памяти реакций.

Выходы данных блока 6 памяти тестов индивидуальными линиями 7411. — 74 f ., 74„, у

74 связаны с соответствующими входами

75 блока 7 выходных регистров. Выходы 76 блока 7 линиями 77 — 77, ..., 77„ — 77„ соединены с индивидуальными входами данных шифраторов 34 испытательных воздействий всех индивидуальных каналов 32 задания испытательных воздействий и приема реакций, число которых равно N (первым индексом от 1 до N обозначен номер канала, вторым индексом от 1 до 8 — номер цифрового входа данного канала).

Выходы триггеров 38 и 39 каждого индивидуального канала линиями 78 †78, ..., 78„ — 78„, соединены с соответствующими входами блока 9 входных регистров, а выходы последнего линиями 79 — 79 <, ..., 79,< — 79 связаны с соответствующими входами блока 8 памяти реакций.

Первый — третий входы данных первого коммутатора 15 линиями 80 — 82 соединены соответственно с выходами первого и второго преобразователей 12 и 13 код †напряжение, входом АЦП 14 напряжение — код, а выходы первого коммутатора 15 с первого по N-й являются входами блока 27 контактного для подключения контролируемой БИС

28. Кроме того, выход первого преобразователя 12 код — напряжение соединен с входом питания блока 27 контактного.

Выход первого регистра 18 режима линией 83 соединен с входом узла 17 синхронизации, выход которого через линию 84 подключен к синхровходу стробируемого временного компаратора 16. Выход второго регистра 21 режима линией 85 соединен с входом данных дешифратора 20, выход которого подключен к управляющему входу коммутатора 19, общий информационнык вход которого через контакты первого и второго реле 25 и 26 соединен с первыми выходами соответственно стробируемого временного компаратора 16 и рециркуляционного генератора 23. Каждый индивидуальный выход с первого по N-й второго коммутатора 19 через линию 86 подключен к второму входу блока 33 коммутации вывода соответствую— щего канала. Выход третьего регистра 24 режима линией 87 соединен с управляющим входом рециркуляционного генератора 23, второй выход которого подключен к входу преобразователя 22 частота — код. Второй выход стробируемого временного компаратора 16 линией 88 соединен с вторым управляющим входом блока 29 регистров приближения. Первый выход шифратора 30 кода настройки через линию 89 подключен к вто l5

50 рому управляющему входу блока 29 регистров приближения.

Выход блока 29 регистров приближения четырьмя линиями связан с первыми входами данных блоков 44 цифроаналоговой памяти фаз импульсов всех каналов. Второй— четвертый выходы шифратора 30 кода настройки подключены соответственно к вторым входам данных блоков 44 цифроаналоговой памяти фаз импульсов, входам данных шифраторов 46 настройки уровней и дешифраторов 45 режима канала во всех каналах (через линии 90 — 93).

Между функциональным и элементам и каждого индивидуального канала 32 задания испытательных воздействий и измерения реакций имеются следующие связи. Третий вход блока 44 цифроаналоговой памяти фаз импульсов линией 94 соединен с выходом дешифратора 45 режима канала. Четвертый вход блока 44 цифроаналоговой памяти фаз импульсов линией 95 соединен с выходом генератора 3! тестов, который связан также с входом генератора 11 синхроимпульсов. Четыре раздельных выхода блока 44 цифроаналоговой памяти фаз импульсов соединены линиями 96 с соответствующими четырьмя входами шифратора 34 испытательных воздействий. Вход данных и выход порогового усилителя 35 линиями 97 и 98 соединены соответственно с первым выходом шифратора

34 испытательных воздействий и первым входом блока ЗЗ коммутации вывода, входы— выходы которого являются входами — выходами блока 27 контактного для подключения контролируемой БИС 28. Выход блока ЗЗ коммутации вывода подключен через линию

99 к входам данных первого и второго компараторов 36 и 37, входы для стробирующих сигналов которых линиями 100 и 101 соединены соответственно с вторым и третьим выходами шифратора 34 испытательных воздействий. Выходы первого и второго компараторов 36 и 37 линиями 102 и 103 подключены к информационным входам первого и второго триггеров 38 и 39, синхровходы которых линией 104 соединены с выходом генератора 11 синхроимпульсов. Выходы дешифратора 45 режима канала с первого по четвертый соединены соответственно с третьим входом блока 33 коммутации вывода (через линию 105), вторым входом шифратора 46 настройки уровней (через линию

106), управляющим входом шифратора 34 испытательных воздействий (через линию

107) . Выход шифратора 46 настройки уровней линией 108 соединен с цифровыми входами 109 первого — четвертого ЦАП 40 — 43, выходы которого подключены соответственно к первому и второму управляющим входам порогового усилителя 35 (через линии 110 и 11) и вторым входам данных первого и

1529220

7 второго компараторов 36 и 37 (через линии 112 и 113).

Дешифратор 10 канала тестирования через линию 114 подключен к второму входу данных стробируемого временного компаратора 16. Блок 1 микропрограммного управ ления может быть выполнен, например, на секционированном микропроцессорном наборе серии 585 ТТЛ-типа с диодами Шоттки.

Алгоритм работы блока (фиг. 3) содержит программные блоки 115 — 124 соответственнб вхождения в программу, записи «1» в программный счетчик числа каналов, блока выбора режима для первого индивидуального канала, записи в ЦАП 40 и 41 кодов уровней «О» и «1» порогового усилителя 35 и в ЦАП 42 и 43 кодов уровнем сравнения ком параторов 36 и 37, записи в блок 44 цифроаналоговой памяти фаз импульсов кодов временных меток для порогового усилителя 35 и компараторов 36 и 37, записи форматов тестовых сигналов первого канала в блок 6 памяти тестов, добавления «1» к числу, хранящемуся в программном счетчике числа каналов, сравнения содержимого счетчика 116 с максимальным числом каналов, например N-96, выхода из цикла и запуска параллельной передачи тестовой информации в индивидуальные каналы 32 задания.

Блок 3 сопряжения канала общего поль, зования. содержит (фиг. 4) два двунаправ ленных буферных регистра 125 и 126 дан ных, дешифратор 127 адреса, регистры 128—

130 команд и состояний шифратор 131 уп-! равления каналом, узел 132 синхронизации

Блок 4 сопряжения общей шины БМПУ ,, содержит (фиг. 5) буферные регистры 133—

135 данных, адреса и сигналов управления соответственно.

Рециркуляционный автогенератор 23 содержит (фиг. 6) широкополосный усили тель 136 (У1) с симметричной передаточной характеристикой, выполненный на микросхеме 597СА1, и широкополосный инвертирующий усилитель 137 (У2) с выходом, выполненным по схеме генератора тока. Широкополосный инвертирующий усилитель 137 охвачен местной положительной обратной связью, обеспечивающей получение релейной передаточной характеристики. Обратная связь с выхода усилителя 137 на вход широкополосного усилителя 136 обеспечивает генерацию зондируюших импульсов. Частота колебаний автогенератора, работающего через отрезок линии 138 связи на согласующий резистор 139, определяется удвоенной величиной задержки в разомкнутой линии 140 связи, конец которой находится либо в точке

А при замкнутом контакте реле либо в точке

В при разомкнутом контакте этого реле. Измерение разности задержек двух линий связи физически оди наковой дли ны осуществляется с пикосекундной точностью. Рециркуляционный автогенератор 23 предназначен для определения реальных величин задержек сигналов в индивидуальных каналах 32 задания для последующего вычисления значений их разностей, используемых при автокоррекции погрешностей измерения динамических параметров БИС. Рециркуляционный генератор 23 в соответствии с функциональной схемой измерения задержки импульса подключается (фиг. 7), к линии связи выбранного канала через контакт реле 26, выбранную по программе цепь второго коммутатора 19 и контакты реле 141 и 142 при разомкнутом контакте реле 143, отключаю15 щем канал от первого коммутатора 15 и преобразователя 13 код — напряжение.

Блок 44 цифроаналоговой памяти фаз импульсов (фиг. 8) может быть выполнен в виде схемы, которая содержит 12-разрядный запоминающий регистр 144, трехразрядный сдвиговый регистр 145, девятиразрядный

ЦАП 146, резонансный LC-контур 147 и компаратор 148. Резонансный контур 147, в свою очередь, содержит индуктивность 149, накопительный конденсатор 150, токоограничи тельный резистор 151. Конденсатор 152 является блокировочным. Кроме того, в состав блока 44 входят резисторы 153 и 154.

На функциональных схемах частей индивидуального канала (фиг. 9 — 12) показаЗ ны дополнительно контакты 155 в 158 реле (ключей) и резистор 159.

ЦАП 40 (41 — 43), являющийся памятью уровня напряжения, может быть выполнен в виде 12-разрядного устройства для запоминания текущего цифрового кода уровня, 35 связанного с ним цифровыми входами 12разрядного ЦАП и выходного сглаживающего фильтра. В качестве устройства для запоминания уровней порогового усилителя

35 может быть использован реверсивный счетчик, а в аналогичных ЦАП 42 и 43 для запоминания уровней сравнения компараторов 36 и 37 может быть использован регистр.

Первый преобразователь 12 код-напряжение может быть выполнен в виде стандартного программируемого источника питания Б5 — 46.

Второй преобразователь 13 код — напряжение может быть выполнен в виде стандартного прецизионного источника напряжения Б6 — 8.

АЦП 14 напряжение — код может быть выполнен в виде универсального программируемого цифрового вольтметра В7 — 34.

В качестве стробируемого временного компаратора 16 может быть использован двухканальный цифровой стробоскопический осциллограф «Синтез» (система осцил; лографическая 1019).

Устройство работает следующим образом.

1529220

Все возможные режимы работы устройства делятся на две группы. Первую группу составляют режимы автоматической настройки и калибровки, реализуемые для обеспечения требуемой высокой точности устройства. Ко второй относятся рабочие режимы: функционального контроля, в том числе функционально-динамического контроля (ФДК) на высокой частоте, функциональностатического контроля (ФСК) на низкой частоте, измерение статических параметров, измерение динамических параметров. Управление устройством осуществляется только программным путем.

В состав специального программного обеспечения (СПО) входят пять групп программ: подготовки тестов, контроля и измерений параметров БИС, описания логических схем, выполнения процедур настройки и калибровки, диагностики оборудования устройства. Программы написаны на языке высокого уровня и не требуют детального знания работы устройства. Программы могут быть введены в центральный блок управления через внешние устройства с помощью носителей любого вида: перфолент, магнитных лент, сменных магнитных дисков. Программы подготовки тестов и описания логических схем подготавливаются автоматически при работе САПР, проектирующей новые логические БИС.

Центральный блок управления осуществляет программное управление работой всех частей предлагаемого устройства в различных режимах, хранение, обработку и анализ результатов контроля и измерений, вычисления, связанные с программной коррекцией погрешностей контроля и измерений, у, контроль за работой составных частей устройства, загрузку блока 1 микропрограммного управления специализированными программ ами.

Блок 1 микропрограммного управления 411 является вычислительным средством нижнего уровня. В число его функций входят: работа в качестве буфера между центральным блоком управления и исполнительными устройствами, в частности преобразование адресов, команд и данных к форматам, вос- 45 принимаемым конкретными исполнительными схемами, хранение и исполнение постоянных программ управления оборудованием, работа в качестве средства автономной наладки и контроля функциональных узлов устройства, расширение общего объема памяти устройства в целом.

Перед началом контроля контролируемая

БИС 28 устанавливается выводами в контактный блок 27, который электрически связан с блоками 33 коммутации выводов всех каналов.

Режимы автоматической калибровки и настройки.

1. Калибровка индивидуальных каналов

32 состоит из следующих процедур.

1.!. Коррекция смещения потенциальных путей или статическая калибровка каждого индивидуального канала заключается в измерении статического коэффициента передачи канала от точки А подключения вывода контролируемой БИС 28 до точки подключения выхода порогового усилителя 35 или измерительного входа компаратора (36 или

37); необходимость коррекции обусловлена смещением нулей отсчета, вызванным падением напряжения в прямом и обратном проводах (центральной жиле и оплетке кабеля) измерительного шлейфа контролируем ой

БИС от ее входных и выходных токов. 3а нуль устройства принята точка подключения вывода «Общий» указанной БИС.

1.2. Калибровка (привязка) временных нулей отсчета всех индивидуальных каналов заключается в измерении разностей задержек распространения сигналов от точек А подключения выводов контролируемой БИС

28 и от точек В подключения пороговых усилителей 35 до общей точки Р, на входе стробируемого временного компаратора 6 относительно опорного фиктивного канала. Необходимость калибровки обусловлена различием задержек распространения сигнала по индивидуальным каналам в связи с разбросом их реальных конструктивных параметров. Для измерения указанных задержек используется рециркуляционный автогенератор 23, который, будучи подключен контактами реле 26 к общей точке на входе стробируемого временного компаратора 16 и выбранной цепью второго коммутатора 19 к конкретному индивидуальному каналу 32 задания, генерирует периодические колебания с частотой, определяемой задержкой распространения сигнала по подключеннои, разомкнутои на конце линии связи. Частота колебаний рециркуляционного автогенератора 23 измеряется преобразователем 22 частота †к, а разности задержек и, следовательно, параметры привязки временных нулей отсчета автоматически вычисляются в центральном блоке управления.

2. Калибравка преобразователей (приборов).

Целью калибровки является определение поправочных коэффициентов для установочных параметров — для задающих приборов, измеряемых параметров — для измерителей и точных значений сопротивлений резисторов — для первого коммутатора 15. Калиб ровка позволяет ком пенсировать систематические или медленно изменяющиеся во времени составляющие погрешностей. Поправочные коэффициенты вводятся в поправочную формулу, используемую при программировании каждого прибора в каждом диа1529220

12 пазоне. Для первого преобразователя 12 коднапряжение калибруются шкалы выходного напряжения и тока ограничения, для второго преобразователя 13 код — напряжение калибруется шкала выходного напряжения; преобразователи 12 и 13 калибруются через первый (низкочастотный) коммутатор 15 при помощи прецизионного ЦАП 14 напряжение — код. Стробируемый временный компаратор 16 — измеритель динамических параметров калибруется по шкале времени при помощи преобразователя 22 частота — код; по шкале амплитуд при помощи преобразователя 13 код — напряжение.

3. Настройка электрических параметров индивидуальных каналов.

Целью настройки является задание точных значений параметров испытательных воздействий на контролируемую БИС и параметров выявления ее реакций, а именно задание выходных уровней пороговых усилителей 35 и уровней сравнения компараторов 36 (или 37) на основе компенсационного метода и точная расстановка временных фаз импульсов переключения пороговых усилителей 35 и стробирования компараторов

36, 37. Настройка производится в следующем порядке.

3.1. Настройка уровня сравнения компаратора 36 (или 37) имеет своей целью установление на одном из его аналоговых входов уровня компарирования, равного заданному значению эталонного напряжения. В основе настройки лежит компенсационный метод

Запрограммированное напряжение 14т поступает от преобразователя 13 код — напряжение на один из двух аналоговых входов компаратора 36 (или 37) через выбранную цепь первого коммутатора 15, точку Б i-го индивидуального канала †бло 33 коммутации вывода и замкнутые контакты реле

142 и !43. По команде от центрального блока управления запускается в работу шифратор 46 настройки уровней, управляемый сигналами от шифратора 30 кода настройки. В каждом такте цикла настройки уровня текущее значение напряжения U, на выходе

ЦАП 42 сравнивается с эталонным напряжением U», переданным в точку Д. Результат сравнения с выхода компаратора 36 (или 37) через триггер 38 (или 39) поступает на вход шифратора 46 настройки уровней, который в соответствии с алгоритмом последовательного приближения формирует новый 12-разрядный код уровня, засылаемый в ЦАП 42 (или 43). Окончательно сформированный код сохраняется в памяти ЦАП 42 (или 43) и может быть переписан в память процессора 47 центрального блока управления. Установленное значение напряжения U отличается от U > на величину нескомпенсированной погрешности, обусловленной смещением нуля и падением напряжения сигнала на участке БД канала. Настройка уровня сравнения компараторов 36 и 37 осуществляется в отсутствие контролируемой

БИС во избежание ее повреждения. Настройка уровней компараторов 36 и 37 по всем индивидуальным каналам производится последовательно во времени.

3.2. Настройка уровней выходного сигна10 ла порогового усилителя 35 в данном индивидуальном канале имеет своей целью установление на каждом аналоговом входе порогового усилителя 35 некоторого уровня, первоначально определяемого запрограм)6 мированным эталонным напряжением. Настраиваются верхний (U ) и нижний (Uy) уровни формирователя. Настройка .осуществляется на основе компенсационного метода в два этапа. На первом этапе по методике, описанной в 3.1, настраиваются уровни сравнения компараторов 36 и 37 в данном индивидуальном канале 32 задания по эталонным уровням, подаваемым от преобразователя 13 код — напряжение через выбранную цепь первого коммутатора 15. Для

25 обеспечения точной настройки значение 11эт необходимо задавать в точке. В схемы, что достигается размыканием контакта реле

156 и замыканием контакта реле 157. В результате настройки на аналоговых входах

U, компараторов 36 и 37 устанавливаются е 1 напряжения U и U, которые с погрешностью настройки будут отображать выходные уровни порогового усилителя 35 Up> u

V . На втором этапе (после настройки уровней сравнения компараторов) настраивают ся выходные уровни порогового усилителя

35. Настройку осуществляет цифроаналоговый контур, состоящий из компаратора 36 (или 37), триггера 38 (или 39), шифратора

46 настройки уровней ЦАП 40 (или 41) и собственно порогового усилителя 35. Так как выходной импеданс порогового усилителя 35 составляет 50 Ом, то настраивать уровни усилителя следует с учетом возможного падения напряжения от входного тока контролируемой БИС. Особенность настройки на

4g втором этапе состоит в том, что опорное напряжение U, компаратора 36 (или 37) фиксируется, а в каждом такте настройки изменяется выходной ток порогового усилителя

35 в соответствии с изменением напряжения U (или Uz), поступающего на его вход

60 от ЦАП 40 (или 41). Так как верхний уровень U порогового усилителя 35 задается

4 о только током I, а нижний уровень Uy— суммой токов 7 +, то сначала настраивают верхний уровень, а затем нижний уро вень порогового усилителя 35. При использовании компенсационного метода настройки уровней учитывается влияние входного тока контролируемой БИС и падение напря1529220

15

25

55 жения на участке ВД индивидуального канала 32 задания. Нескомпейсированным остается лишь падение напряжения от входного тока БИС íà сопротивлении участка АВ.

Первый этап настройки производится поочередно для всех индивидуальных каналов 32 задания, а второй этап — одновременно.

3.3. Настройка временных фаз импульсов переключения пороговых усилителей 35 осуществляется по программе. Усилитель 35 в выбранном канале контактом индивидуального реле 141 через соответствующую цепь второго коммутатора 9 и контакт реле 25 подключается к второму входу стробируемого временного ком паратора 16. При этом пороговый усилитель 35 работает в нормальном режиме обратного согласования на входное сопротивление R =50 Ом стробируемого временного компаратора 16. На входе контролируемой БИС 28 — в точке А — через интервал времени, равный задержке участка канала А — В, появится сигнал порогового усилителя 35 полной амплитуды. На входе стробируемого временного компаратора

16 в точке Р» через интервал времени, равный задержке участка канала  — Р», появится сигнал порогового усилителя 35 половинной амплитуды, а через интервал времени, равныи сумме удвоеннои задержки участка А — В и задержки участка  — Р» тот же сигнал полной амплитуды. Это означает, что временную фазу сигнала порогового усилителя 35 можно настраивать по сигналу, отраженному от точки А, с учетом задержки. участка А — Р

Пусть сигнал порогового усилителя 35 должен переключиться с одного уровня на другой в момент времени, задержанный на время 1„относительно опорного сигнала (t,) причем этот момент должен быть привязан к точке А канала. Опорный сигнал на входе

Р стробируемого временного ком паратора

16 устанавливается в момент, задержанный относительно to на вели чи ну, равную врем ени прохождения сигнала от точки А до точки Р . Тогда сигнал на входе Р» временного компаратора 16 необходимо стробировать в момент, задержанный относительно опорной го сигнала на входе Р на величину t„=

= (,с + t (g p ) — 1 (». - Q )

Значенйе t„çàäàåòñÿ программой. Величины („ )и ),, oïðåäåëåíû в результате выполнения процедур, указанных в 1.2.

Далее запускается в работу замкнутый цифроаналоговый контур настройки временного положения моментов переключения испытательных сигналов напряжения, состоящий из стробируемого временного компаратора 16, блок 29 регистров приближения, блока 44 цифроаналоговой памяти фаз им пульсов, шифратора 34 испытательных воздействий и порогового усилителя 35, вы14 ход которого (точка В) соединен с входом P стробируемого временного компаратора 16.

Контур осуществляет настройку фаз импульсов, следующих от блока 44 цифроаналоговой памяти фаз импульсов. В начале цикла настройки шифратор 34 испытательных воздействий устанавливает пороговый усилитель 35 в исходное состояние и переключает сигнал по настраиваемой временнои метке. Цикл настройки каждой временной метки состоит из 14 тактов, за которые формируется 2-разрядный код временной задержки (фазы) . В каждом очередном такте в блок 44 цифроаналоговой памяти фаз импул beg â переписывается код задержки, сформированный в блоке 29 регистров приближения в предыдущем такте, и на выходе блока 44 цифроаналоговой памяти фаз импульсов устанавливается метка с временным положением, определяемым принятым кодом. Стробируемый временной компаратор

16 измеряет временное положение этой метки относительно за про грам мирова нного м омента стробирования и передает результат измерения в цифровой форме в блок 29 регистров приближения, где по принятому коду формируется новый код задержки, передав аем ый дал ее в блок 44 цифроаналоговой памяти фаз импульсов и устанавливающий новое значение задержки. Окончательный код сохраняется в блоке 44 цифроаналоговой памяти фаз импульсов и при необходимости может быть переписан в память процессора 47 центрального блока управления.

Подобно этому настраиваются три остальные метки в каждом канале. Так как в устройстве имеются только один стробируемый временной компаратор — осциллограф 16 и один блок 29 регистров приближения, настройка каждой метки в каждом канале осуществляется последовательно во времени.

3.4. Настройка временных фаз импульсов стробирования компараторов 36,37 имеет своей целью обеспечить контроль выходного сигнала контролируемой БИС 28 на заранее заданных уровнях в строго определенные моменты времени. При настройке упомянутый выходной сигнал замещается равноценным по амплитуде и временному положению сигналом порогового усилителя 35 при разомкнутом контакте реле 142. Настройка компаратора 36 в i-м канале на контроль переключения сигнала от «О» в «1» в момент t относительно временного нуля отсчета осуществляется в два этапа. На первом этапе по методике, описанной в п 3.1, настраивается момент переключения порогового усилителя 35. Различие состоит в том, что в стробируемом временном компараторе 16 опрос входного сигнала осуществляется теперь в момент t„= t „— д(д„, где

Ф д tp j. — сдвиг опорного сигнала, приведенный к точке А данного i-го канала. После вы1529220

45

50 полнения первого этапа импульс порогового усилителя 35 замещает (при разомкнутом контакте реле 142) выходной сигнал контролируемой БИС 28, имеющий место в момент времени t<, приведенный х точке А. На втором этапе настройки выход порогового усилителя 35 контактом реле 143 подключается к входу компаратора 36 (или 37). Стробируемый временной компаратор 16 в настройке не участвует. Цикл настройки каждого импульса стробирования компаратора состоит из 14 тактов, за которые формируется 12-разрядный код задержки этого импульса. В каждом очередном такте в блок 44 цифроаналоговой памяти фаз импульсов переписывается код задержки, сформирован-15 ный в блоке 29 регистров приближения в предыдущем такте. В каждом очередном такте настройки изменяется момент стробирования компаратора при неизменной фазе импульсов порогового усилителя 35. По виду реакции компаратора 36 (или 37) на эти импульсы блок 29 регистров приближения формирует новый код задержки, который и переписывается в блок 44 цифроаналоговой памяти фаз импульсов. По окончании цикла настройки компаратор 36 (или 37) гаранти- 25 рует выполнение контроля выходного сигнала БИС в заданный момент времени t . Подобно этому настраиваются остальные импульсы стробирования компараторов — по две временные метки на каждый компаратор

При настройке одновременно используются два блока 44 цифроаналоговой памяти фаз импульсов: один для настройки моментов переключения импульсов порогового усилителя 35 и другой для настройки моментов переключения компаратора 36 (или 37). Поэтому 12-разрязные коды задержек, получаем ые в процессе настройки, приходится записывать в память процессора 47 центрального блока управления, а по окончании настройки перезаписывать из этой памяти в блок 44 цифроаналоговой памяти фаз импульсов.

При функциональном контроле (ФК) устройство работает следующим образом. Обе разновидности функционального контроля — ФДК и ФСК состоят из одинаковых процедур и отличаются лишь частотой на которой выполняется контроль. В режиме ФК командами от центрального блока управления устанавливаются в соответствующее состояние дешифраторы 45 режима канала всех индивидуальных каналов 32 задания. Испытательные воздействия на контролируемую БИС

28 — стимулы формируются по кодовому составу, по уровням и во времени. Кодовый состав — совокупность тест-векторов, значения верхнего и нижнего уровней порогового усилителя 35, уровней сравнения компараторов 36, 37 и временное положение фрон16 тов (фаз) импульсов задаются программно и на стадии подготовки к ФК пересылаются из центрального блока управления в соответствующие исполнительные органы. На первой стадии ФК набор из N тестовых восьмибитовых векторов, определяющих кодовый состав испытательных воздействий на все логические входы контролируемой БИС 28, пересылается последовательно во времени из процессора 47 с ОЗУ центрального блока управления через блок 60 сопряжения шин, общую шину 2 БМПУ, блок 4 сопряжения линии 66 данных внутрисистемной шины 65 с уровнями ТТЛ, блок 5 преобразователей уровня, линии 70 данных внутрисистемной шины 69 с уровнями ЭСЛ в блок 6 памяти тестов. Пересылка осуществляется на тактовой частоте работы центрального блока управления в соответствии с указанным алгоритмом. После выполнения этого алгоритма в блоке 6 памяти тестов хранится полный массив тест-векторов.

Коды значений уровней порогового усилителя 35 и компараторов 36 и 37 пересылаются последовательно во времени из центрального блока управления через блоки 60 сопряжения шин и 4 сопряжения общей шины БМПУ, внутрисистемную шину 65, общий для всех каналов шифратор 30 кода настройки в индивидуальные шифраторы 46 настройки уровней.

Коды заданных уровней передаются с выходов шифраторов 46 настройки уровней в цифроаналоговые преобразователи 40 — 43, которые отрабатывают соответствующие уровни напряжения.

Цифроа нал оговые преобразователи 40 (41 — 43) преобразуют цифровой код в эквивалентное напряжение. Значение коэффициента преобразования определяется опорным напряжением U При смене кодов возникают переходные процессы, вызванные неодновременностью срабатывания ключей в схеме ЦАП. Для обеспечения непрерывности сигнала при настройке уровня порогового усилителя 35 — формирователя испытательных сигналов напряжения в соответствующей ячейке памяти ЦАП

40(41) применен сглаживающий фильтр. В ячейке памяти ЦАП 42 (43) подобный фильтр отсутствует. ЦАП 40 (41 — 43) должен отвечать двум требованиям: стабильности U „è малой величине дискретности его приращений. Специальные требования к линейности не предъявляются. Стабильность

11рц„гарантируется выбором схемы ЦАП (например, К594 ПА1) и стабильностью опорного напряжения.

Коды значений временных фаз тестовых сигналов пересылаются аналогично предыдушему в общий блок 29 регистров приближения, выполняющих на данной стадии функ1529220

17 ции форм ирователя кодов настройки фаз.

Сформированные блоком 29 регистров приближения коды фаз пересылаются последовательно в индивидуальные блоки 44 цифроаналоговой памяти фаз импульсов. Блок

44 цифроаналоговой памяти фаз импульсов на основной стадии ФК формирует по этому коду метки времени t,— н, сдвинутые относительно опорного синхроимпульса, генерируемого генератором 31 тестов (линия 95) .

Три старших разряда кода, поступившего на вход регистра 144 блока 44 цифроаналоговой памяти фаз импульсов, определяют режим работы сдвигового регистра 145, который осуществляет сдвиг синхроимпульса Си на заданный временной интервал с дискретностью g t =6,25 нс, составляющей половину периода сигнала Си 80 частоты 80 мГц. Логический перепад на выходе регистра 145 возбуждает резонансный LC-контур 147. Регистр 145 выполнен на микросхемах серии

100 с малым выходным сопротивлением, которое позволяет возбуждать резонансный

LC-контур 147 непосредственно через блокировочный конденсатор 152. При возбуждении контура на накопительном конденсаторе 150 формируется синусоидальный сигнал, амплитуда которого определяется величиной логического перепада на выходе регистра 145 и параметрами контура. Девять младших разрядов кода с выхода регистра

144 поступают на ЦАП 146, эквивалентный выходной ток которого создает падение напряжения на резисторе 153. В момент равенства мгновенного значения синусоидального сигнала и падения напряжения на резисторе 153 компаратор 148,формирует выходной сигнал-метку времени, фаза которой с указанной дискретностью определяется старшими разрядами входного кода и непрерывно меняется в зависимости от значения младших разрядов.

На основной стадии ФК тестовые вектора считываются из блока 6 памяти тестов на частоте тестирования (наприм ер, 20 МГц или 0,625 МГц) и в шифраторе 34 испытательных воздействий привязываются к моментам времени, заданным метками времени

t — t>. Сформированные по кодовому составу и во времени испытательные воздействиястимулы в каждом канале поступают на вход порогового усилителя 35. С его выхода на данный логический вход контролируемой

БИС 28 через скоммутированную цепь блока 33 коммутации вывода подается испытательное воздействие с заданными от ячеек памяти уровней ЦАП величинами нижнего (U<) и верхнего (Ue) уровней напряжения.

Число участвующих в ФК индивидуальных каналов равно числу логических входов контролируемой БИС 28. С выхода контролируемой БИС 28 через блок 33 коммутации выводов на входы компараторов 36, 37 дан18 ного канала 32 задания иоступает сигнал реакции контролируемой БИС 28 на испытательные воздействия. Компараторы 36, 37 срабатывают в момент поступления стробирующих импульсов от шифратора 34 испытательных воздействий, причем компаратор

36 выдает импульс, если уровень сигнала реакции ниже уровня U, заданного памятью

ЦАП 42, а компаратор 37 выдает импульс, если уровень сигнала реакции выше уровня

Ua, заданного памятью ЦАП 43. Снятые с компараторов 36 (37) импульсы логических реакций контролируемой БИС 28 формируются по уровню и привязываются к временной шкале синхроимпульсов (СИ) соответственно двумя триггерами 38, 39. Сформированные последовательности импульсных реакций контролируемой БИС 28 на развернутые во времени испытательные ваздействия поступают с выходов триггеров 38, 39 через блок 9 входных регистров на входы блока 8 памяти реакций. По окончании прогона тестов — испытательных воздействий в блоке 8 памяти реакции оказывается записанным массив из 1024 двухбитовых кодов реакций, который по команде может быть считан из блока 8 памяти реакций в память процессора 47 центрального блока управления. Здесь может быть осуществлен цифровой анализ выполненного функционального контроля бис 28.

При измерении статических параметров

БИС устройство работает следующим образом. Предусмотрены пять режимов работы: задание напряжения и измерение напряжения, задание тока и измерение тока, задание напряжения и измерение тока, задание тока и измерение напряжения, измерение тока потребления БИС. Для задания точного значения напряжения (тока) на входе контролируемой БИС 28 используется прецизионный преобразователь 13 код — напряжение (ток) . Измерение величины напряжения (тока) осуществляется АЦП 14 напряжение — код, причем значение тока определяется по падению, напряжения на прецизионном резисторе известной небольшой величины, включаемом между входными зажимами преобразователя 14 напряжение — код.

Требуемое значение и вид задаваемой величины, а также вид измеряемой величины и диапазон измерений вводятся в устройство программно. Измерения статических параметров по всем логическим входам — индивидуальным каналам контролируемой БИС

28 осуществляются последовательно во вреМени путем поочередного подключения задающего и измерительного преобразователей соответственно к входу и выходу очередного индивидуального канала 32 задания при помощи, первого (низкочастотного) коммутатора 15. Результаты измерений переда1529220

19 ются в цифровой форме от ЦАП 14 напряжение — код в центральный блок управления.

Формула изобретения

Предусмотрена возможность измерения таких динамических параметров, как временные интервалы, задержки и длительности импульсов в диапазоне от 1 до 30 нс. Эти измерения осуществляются стробируемым временным компаратором 16 — двухканальным программно-управляемым стробоскопическим осциллографом последовательно во времени путем подключения прибора к выбранному индивидуальному каналу 32 задания вторым (высокочастотным) коммутатором

19. Значения диапазонов измерений по шкалам времени и амплитуд осциллографа задаются программно. Результаты измерений передаются в цифровой форме в центральный блок управления.

Устройство для автоматического контроля больших интегральных схем, содержащее блок сопряжения общей шины, блок преобразователей уровня, блок памяти тестов, блок выходных регистров, блок памяти реакций, блок входных регистров, дешифратор каналов тестирования, генератор синхроимпульсов, два преобразователя код — -напряжение, аналого-цифровой преобразователь напряжение — код, первый коммутатор, стробируемый временной компаратор, узел синхронизации, два ключа, блок коммутации выводов, два компаратора, пороговый усилитель, шифратор испытательных воздействий, два триггера, дешифратор, блок регистров приближения, шифратор кода настройки, два регистра режима и генератор тестов, выход которого соединен с входом пуска генератора синхроимпульсов, выходы которого подключены к входу разрешения дешифратора каналов тестирования, синхровходу блока входных регистров и синхровходу блока выходных регистров, первый вход-выход данных блока сопряжения общей шины соединен с первым входом-выходом данных блока преобразователей уровня, входами данных блока регистров приближения, генератора тестов, шифратора кода настройки и первого и второго регистров режима, выход признака адреса блока сопряжения общей шины подключен к первому управляющему входу блока преобразователей уровня и входам разрешения записи блока регистров приближения, генератора тестов, шифратора кода настройки и первого и второго регистров режима, выход признака синхронизации блока сопряжения общей шины соединен с вторым управляющим входом блока преобразователей уровня, синхровходами блока регистров приближения, генератора тестов, первого и второго

5 10

?О

20 регистров режима и входом записи шифратора кода настройки, второй вход-выход данных блока преобразователей уровня подключен к входу данных блока памяти тестов и выходу данных блока памяти реакций, первый и второй выходы блока преобразователей уровня соединены с первым и вторым входами данных дешифратора каналов тестирования, первый, второй, третий, четвертый и пятый выходы которого подключены соответственно к адресным входам блоков памяти тестов и памяти реакций, входу чтения блока памяти тестов, входу записи блока памяти реакций, входу режима генератора синхроимпульсов и первому синхровходу стробируемого временного компаратора, вход данных и выход блока выходных регистров соединены соответственно с выходом блока памяти тестов и первым входом данных шифратора испытательных воздействий, вход данных и выход блока входных регистров подключены соответственно к выходам первого и второго триггеров и входу данных блока памяти реакций, первый, второй и третий входы данных и управляющий вход первого коммутатора соединены соответственно с выходами первого и второго преобразователей код — напряжение, выходом аналого-цифрового преобразователя напряжение — код и первым выходом блока коммутации выводов, выходы первого коммутатора являются выходами устройства для подключения к входам объекта контроля, вход и выход узла синхронизации подключены соответственно к выходу первого регистра режима и второму синхровходу стробируемого временного компаратора, вход данных и выход порогового усилителя соединены соответственно с первым выходом шифратора испытательных воздействий и первым входом блока коммутации выводов, входы-выходы. которого являются входами-выходами устройства для подключения к входам-выходам объекта контроля, выход блока коммутации выводов подключен к первым входам данных первого и второго компараторов, управляющие входы которых соединены соответственно со еторым и третьим выходами шифратора испытательных воздействий, выходы первого и второго компараторов подключены к информационным входам первого и второго триггеров, синхровходы которых соединены с выходом генератора синхроимпульсов, вход дешифратора подключен к выходу второго регистра режима, второй и третий входы данных блока регистров приближений соединены соответственно с первым выходом стробируемого временного компаратора и первым выходом шифратора кода настроики, отличающееся тем, что, с целью повышения точности контроля, в него введены блок микропрограммного управления, блок сопряжения канала общего пользова1529220

22 ния, преобразователь частота — код, рециркуляционный автогенератор, второй коммутатор, третий регистр режима, блок цифроаналоговой памяти, дешифратор режима канала, шифратор настройки уровней и четыре цифроаналоговых преобразователя, выходы которых подключены соответствен но к первому и второму управляющим входам порогового усилителя и вторым входам данных первого и второго компараторов, первый и второй синхровходы, вход управления режима, информационный вход и выход блока цифроаналоговой памяти соединены соответственно с выходом блока регистров приближения, выходом генератора тестов, первым выходом дешифратора режима канала, вторым выходом шифратора кода настройки и вторым информационным входом шифратора испытательных воздействий, разрешающий вход которого подключен к второму выходу дешифратора режима канала, первый и второй входы данных, разрешающий вход и выход дешифратора настройки уровней соединены соответственно с выходом шифратора настройки, выходами первого и второго триггеров, третьим выходом дешифратора режима канала и входами первого, второго третьего четвертого цифроаналоговых преобразователей, четвертый выход дешифратора режима канала подключен ко второму входу блока коммутации выводов, третий вход которого соединен с выходом второго коммутатора, управляющий вход которого подключен к выходу дешифратора, вход и первый выход рециркуляционного генератора соединены соответственно с выходом третьего регистра режима и тактовым входом преобразователя частота — код, вход данных второго коммутатора через первый и второй ключи соединен со вторыми выходами соответственно рециркуляционного генератора и стробируемого временного ком паратора, входы данных дешифратора режима канала и третьего регистра режима подключены к первому входу-выходу данных блока сопряжения общей шины, выход признака адреса и выход признака синхронизации которого соединены соответственно с первым и вторым разрешающими входами дешифра о тора режима канала, а также входом разрешения записи и синхровходом третьего регистра режима, первый вход-выход данных блока сопряжения канала общего пользования подключен к входу-выходу данных преобразователя частота — код и входам дан15 ных первого и второго преобразователей код — напряжение и аналого-цифрового преобразователя напряжение — код, выход признака адреса и выход признака синхронизации блока сопряжения канала общего

20 пользования соединены соответственно с входами разрешения записи и входами синхронизации преобразователя частота — код, первого и второго преобразователей код— напряжение и аналого-цифрового преобра25 зователя напря жение — код, второй входвыход данных блока сопряжения общей шины подключен к адресному входу блока микропрограммной памяти и входу данных стробируем ого временного ком паратора и второму входу-выходу данных блока сопряЗО жения канала общего пользования, первый и второй выходы блока микропрограммного управления соединены соответственно с вхо дами разрешения записи и синхровходами блока сопряжения общей шины, блока сопряжения канала общего пользования, а

З5 также входом разрешения записи и вторым синхровходом стробируемого временного компаратора.

1529220

57

1529220 фиг.Б

62

63 бФ

1529220

1529220

Pug Q

Составитель М. Реинберг

Редактор О Спесивых Тех р ед И. Be рес Корректор Т. Палий

Тираж 668 Подиисное

ВНИИПИ Государственного комитета по изобретениям р ням и отк ытиям при ГКНТ СССР

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

П енно-издательский комбинат «Патент», г. У р д, у . . Ужго о л. Гагарина, 101 роизводственн