Кодер балансного кода 3b2q
Изобретение относится к электросвязи и может найти применение в цифровых системах передачи информации. Цель изобретения - повышение быстродействия за счет одновременного преобразования основания кода и контроля цифровой суммы на границах кодовых групп. При этом определение цифровой суммы в группе осуществляется с учетом цифровой суммы на границах кодовых групп. Кодер балансного кода 3В2 Q содержит информационный вход 1, тактовый вход 2, последовательный регистр 3, формирователь 4 синхросигнала кодовых групп, параллельный регистр 5, формирователь 6 синхросигнала линейных посылок, счетчик 7 цифровой суммы в кодовой группе, блок 8 контроля цифровой суммы на границах кодовых групп, блок 9 памяти, преобразователь 10 основания кода, блок 11 стробирования, сумматор 12, выход 13. 13 табл., 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСЙУ6ЛИН (51)4 Н 03 И 5/18
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
М АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
fl0 ИЗОЮЕтЕНИЯМ И ОТНЕЫТИЯМ
ПРИ ГННТ СССР
1 (21) 4292889/24-24 (22) 03.08.87 (46) 23.12.89. Бюл. М- 47 (72) И.N.Êîòèêîâ, В.Э.Черный, 3.А.Вайс и П.Г.Каплунов (53) 621.394 ° 14 (088.8) (56) Авторское свидетельство СССР
У 688082, кл. Н 04 1. 5/00, 1976.
Авторское свидетельство СССР
В 1244803, кл. Н 04 1. 5/00, 1984. (54) КОДЕР БАЛАНСНОГО КОДА 3В2 (57) Изобретение относится к электросвязи и может найти применение в цифровых системах передачи информации.
Цель изобретения — повышение быстродействия эа счет одновременного преобразования основания кода и контроля
„.SU„„1531223 А1
2 цифровой суммы на границах кодовых групп. При этом определение цифровой суммы в группе осуществляется с учетом цифровой суммы на границах кодовых групп. Кодер балансного кода
ЗВ2 О содержит информационный вход 1 ° тактовый вход 2, последовательный регистр 3, формирователь 4 синхросигнала кодовых групп, параллельный регистр 5, формирователь 6 синхросигнала линейных посылок, счетчик 7 цифровой суммы в кодовой группе, блок 8 контроля цифровой суммы на границах кодовых групп, блок 9 памяти, преобразователь 10 основания кода, блок
11стробирования, сумматор 12, выход
13. 1 ил 13 табл
1531223
Изобретение относится к электросвяэи и может быть использовано в цифровых системах передачи.
Целью изобретения является повышение. быстродействия за счет одно5 временного преобразования основания кода и контроля цифровой суммы на границах кодовых групп.
На чертеже приведена структурная схема кодера балансного кода ЗВ2 О.
Кодер балансного кода содержит информационный вход 1, тактовый вход
2 кодера, последовательный регистр 3, формирователь 4 синхросигнала кодовых групп, параллельный регистр 5, формирователь 6 синхросигнала линейных посылок, счетчик 7 цифровой суммы в кодовой группе, блок 8 контроля цифровой суммы на границах кодовых - групп, блок 9 памяти, преобразователь
10 основания кода, блок 11 стробирования, сумматор 12, выход 13 кодера.
Кодер балансного кода ÇB2 () работает в соответствии с кодами, представленными в табл.1.
В табл. 1 рядом с каждой четвертичной группой указано значение цифровой суммы (ЦС) в данной группе, вычисляемое как алгебраическая сумма амплитуд импульсов в кодовой группе при условии, что символам 0,1,2,3 кода поставлено в соответствие нормированное напряжение -1,5, -0,5, +0,5, +1,5. На каждой из трех колонок кодовых групп указано значение ЦС на 35 границах кодовых групп к моменту поступления следующей двоичной группы, так, например, если ЦС=1 и поступает двоичная группа 011, то она кодируется группой 32 (ЦС=+2), 40
Кодер балансного кода ЗВ20 работает следующим образом.
На информационный и тактовый вхо" ды последовательного регистра 3 поступают исходный двоичный сигнал и 45 сигнал тактовой частоты, который подается также на вход формирователя 4 синхросигнала кодовых групп. На выходе формирователя 4 синхросигнала кодовых групп образуются две после- 50 довательности импульсов (прямая и инверсная). Период этих последовательностей импульсов, равный трем периодам входного тактового сигнала, определяет длину кодовой группы (три двоичных символа). Три символа исходного двоичного сигнала с выхода последовательного регистра 3 записываются сигналом с первого выхода формирователя 4 в параллельный регистр
5 и сохраняются там в течение трех тактовых интервалов исходного двоичного сигнала. Представленные в параллельном виде на выходах и;раллельного регистра 5 три симвода ABD (фиг.1) исходного двоичного сигнала поступают на соответствующие входы преобразователя 10 основания кода, на другой вход которого поступает сигнал с второго выхода формирователя 4, а на оставшиеся его входы поступает сигнал ЕЕ с выхода блока 9 памяти, представленный в двоичном виде и несущий информацию о значении цифровой суммы (ЦС) на границах кодовых групп, накопленной к моменту прихода следующей группы из трех двоичных символов ABD.
Преобразователь 10 основания кода является комбинационным устройством, функционирующим в соответствии с табл.2 истинности, приведенной ниже.
Сигнал С, поступающий на преобразователь 10 с второго выхода формирователя 4, обеспечивает смену двух импульсов на выходе преобразователя
10 в течение трех тактовых интервалов исходного двоичного сигнала (преобразование ЗВ20-три двоичных символа преобразуется в два четвертичных). При этом "0" в сигнале С (табл.
2) соответствует первому символу в кодовой группе четвертичного сигнала, а "1" — второму символу.
Рассмотрим работу цепи (блоки 7-9) определения цифровой суммы на границе кодовых групп. Символы ABD исходно- " го двоичного сигнала, представленные в параллельном виде на интервале времени, равном трем тактовым интервалам двоичного сигнала, поступают также на первую группу входов счетчика 7 цифровой суммы в кодовой группе. Как следует из табл.1, для определения цифровой суммы в кодовой группе необходимо также знать значение цифровой суммы на границе кодовых групп (ЦС 1, ЦС 0 либо ЦС=+1), накопленное в передаваемом сигнале к моменту поступления этой группы, так как кодирование трех двоичных символов является не однозначным и зависит от значения ЦС на границах кодовых групп (табл.1).
Так как число значений ЦС для кода
3В20 (табл.1) равно трем, то для их представления в двоичном виде достаточно двух двоичных сигналов EF,ïîñ1531223
5 тупающих с выходов блока 9 памяти на вторую группу входов счетчика 7.
При этом принято, что ЕР10 соответствует ЦС=+1, EF I! соответствует
ЦС 0 и ЕГ01 соответствует ЦС+ 1. В соответствии с изложенньм, а также с учетом табл.1 работа счетчика 7 цифровой суммы в кодовой группе описывается табл.2 истинности, приведен- О ной ниже. Как следует из табл.1, кодовые группы четвертичного сигнала могут иметь пять значений ЦС (-2, -1, О, +1, +2). Для их представления используются три двоичных сигнала Z
Z, Z > (табл.1). Причем между сигна4 ф лами Z,, Z и Z > на выходах блока 7 счетчика цифровой суммы в кодовой группе и значениями ЦС в кодовой группе имеет место следующее соответствие:
Z1 Ze Z ЦС
О 1 1 -2
О 1 О -1
О О О О 25 . О О 1 +1
1 О 1 +2
Представленные таким образом в двоичном виде значения ЦС в кодовой группе поступают на первую группу входов блока 8 контроля цифровой суммы на границах кодовых групп, на другую группу входов которых поступают сигналы ЕР с выходов блока 9 памяти. В блоке 8 осуществляется сложение накопленных в сигнале значе- 5 ний ЦС (сигналы EF на выходе блока памяти 9) и значений ЦС в поступившей кодовой группе (сигналы 2,, Е
Z 3). Сложение осуществляется в соответствии с табл.2 истинности (табл.2
40 получена из табл.1).
Полученные на выходах блока 8 знаения ЦС на границах кодовых групп, представленные в двоичном виде (сигналы (Е F ), переписываются в блок 9 памяти сигналом с второго выхода формирователя 4 синхросигнала кодовых групп и поступают на вторые группы входов блоков 7 и 8 (сигналы Е и F) к моменту поступления следующей
50 кодовой группы (сигналы ABD) .
I 1
В блоке 11 осуществляется стробироченных на выходах преобразователя
10 основания кода в соответствии с табл.2 и представленных в двоичном виде.
Полученные на выходах 11 стробирования сигналы суммируются с соответствующим весом (0-(-1,5) 1-(-0,5), 2-(+0,5) 3-(+1,5) в сумматоре 12. На выходе сумматора 12 формируется четырехуровневый сигнал вида 2В20, поступающий далее в линию связи.
Преобразователь 10 основания кода должен быть выполнен в соответствии с табл.2 истинности, полученной из табл.1.
В табл.2 символы А,B и В-три символа исходной двоичной последовательности, представленные в параллельном виде на выходе параллельного регистра 5 (фиг.1). С-сигнал с частотой следования кодовых групп, E Fсигналы на выходе блока памяти:
10-ЦС=+1, 11-ЦС О, 01-ЦС 1. Последние четыре столбца табл.2 соответствуют четырем выходным сигналам преобразователя, 1О (символы "О " 1""2""3").
В соответствии с табл.2 преобразователь 10 основания кода может быть выполнен в виде четырех дешифраторов на восьмиканальных мультиплексорах типа КП7, на адресные входы которых поступают сигналы А,В,В, а на информационные входы — сигналы в соответствии с значениями табл. 3-6, полу= ченньми из табл. 2.
Табл. 3 — таблица истинности дешиф-. ратора символов "О".
Табл. 4 — таблица истинности дешифратора символов "1".
Табл. 5 — таблица истинности дешифратора символа "2" °
Табл. 6 — таблица истинности дешифратора символа "3".
В табл. 3-6 Х, — Х>- информацнонные входы мультиплексоров типа КП7.
Под таблицами приведены соответствующие логические функции. Счетчик 7 цифровой суммы в кодовой группе должен быть выполнен в соответствии с табл.7, полученной из табл.1.
Табл.7 — таблица истинности счетчика 7 цифровой суммы в кодовой группе.
Табл. 8-10 - таблицы истинности для символов Z<, Z,,и Z соответственно.
Под каждой из табл. 8-10 приведены сигналы, которые необходимо подать на информационные входы мультиплексоров.
1531223
Таблица1
Двоичная группа Четвертичные группы
ЦС=О ЦС=+1
ЦС=-1
12 (О)
30 (О)
32(+2)
23(+2)
13 (+1)
21 (О)
21 (+1)
22 (+1) 12 (О)
02 (-1)
11 (-1)
20(-1)
13 (+1)
21 (О)
31 (+1)
22 (+1 ) 12 (О)
02 (-1)
11 (-1)
20 (-1)
03 (О)
21 (О)
10 (-2)
01(-2) 000
001
011
111
101
Блок 8 контроля цифровой суммы на границах кодовых групп должен быть выполнен в соответствии с табл.11, полученной из табл.1 на мультиплексо- 5 рах типа КП7, на адресные входы которых поступают сигналы ABD.
Табл. 11 — таблица истинности блока 8 контроля цифровой суммы на гра-. ницах кодовых групп. 10
Табл. 12 и 13 — таблицы истинности сигналов Е и F соответственно. (Блок 8 контроля цифровой суммы на границах кодовых групп может быть выполнена на мультиплексорах типа КП2, на адресные входы которых поступают сигналы EF а на информационные-сигналы,указанные под табл. 12 и 13.
Блок 9 памяти может быть выполнен на двух D-триггерах, информационные щ входы которых подключены к соответствующим выходам блока контроля цифровой суммы на границах кодовых групп 8, а тактовые входы — к выходу формирователя синхросигнала кодовых 25 групп.
Формула изобретения
Кодер балансного кода ЗВ2, содержащий последовательный регистр, информационный вход которого является информационным входом кодера, тактовый вход последовательного регистра объединен с входом формирователя синхросигнала кодовых групп и является тактовым входом кодера, выходы . последовательного регистра подключены к информационньи входам параллельного регистра, выходы которого подключены к первым входам преобразователя основания кода, первый выход формирователя синхросигналов кодовых групп подключен к тактовым входам параллельного регистра и блока памяти, выходы счетчика цифровой суммы в кодовой группе подключены к первым входам блока контроля цифровой суммы на границе кодовых групп, выходы которого подключены к информационным входам блока памяти, выходы которого подключены к вторым входам блока контроля цифровой суммы на границе кодовых групп и преобразователя основания кода, выходы которого подключены к первым входам блока стробирования, выходы которого подключены к входам сумматора, выход которого является выходом кодера, второй выход формирователя синхросигнала кодовых групп соединен непосредственно с третьим входом преобразователя основания кода и через формирователь синхросигнала линейных посылок с вторым входом блока стробирования, о т л и ч а— ю шийся тем, что, с целью повышения быстродействия за счет одновременного преобразования кода и контроля цифровой суммы на границах кодовых групп, первые и вторые входы счетчика цифровой суммы в кодовой группе подключены соответственно к выходам параллельного регистра и блока памяти.
1531223
"О""1""2""3"
I!10
0000
0000
0000
0001
0011
0111
0101
1101
11t1
1011
1001
0001
0011 0111
0101
1101
11!1
10t t
1001
0001
0011
0111
0101
1101
1111
1011
1001
1О
1О
11
11
11
11
11
11
1I
1
01
01
01
01
01
01
01
01
01
01
01
01
01
11
11
11
11
11
11
11
1О
О
О
О
О
О
О
О
О
О
О
О
1531223
Таблица 3
000 001 010 011 100 101
110
1 х 1,хX l".! .. х, 77 ;
Х1 Х3
3 ysy4 °
У СЕР, У ЙЕР, ЙГ y И я 1
Ху 1 у У X У где CEi
У СЕР, У
Таблица4
000
010
001
011 100 101
110 111
0 0 1 О 1
О . О 1 О О
О 0 О О 0
0 О О О 1
О О 1 О 1
О О 1 1 0
Х1 С . Х "i ХзХ Х Е X X
Ф. х х,- с х;V, х1
Таблица5
О О 1 0
О О 1 Р
О О 1 0 о о
1 1 О О 1
1 1 О О 0
О О о О
О О
О О
О 0
О, О
Х, С. xa X3 C Х4 Xf F X,-L X1 i X, C.
Х У У, 101
011
001
101
111
110 0
011
001
101
111
110
0.1 1
001
101
111
110
О
О
О
О
0 о
1
0
О
1
0
0
О
0
О
О
О
О
О
I
1
О
О
13
1531223 а 6
Т а б л и ц
101 1 tO 111
000 001
010
Х l Х Х Х .Х ; Х Х Ñ, Х aj
У4
Х = Рз °
Таб лица г, EF Zð
ABD
I ) О
01 О
01 1
01 1
01 О
01 О
01 О
01 О
О О
О О
10 0
10 О
10 О
10 О
10 О
tO О
10 О
10 О
ЦС (-2) (-t) (1) (+1) (+2) 010
011
001 О
101 О
111
ttO
О
О
О
О
t2(0)OOO зо(о)оо1
32(+2)011
23(+2)010
13(+1) 110
21(0) 111
31(+1) 101
22 (+1) 100
12(0)000
02(+1)001
11 (-1) 011
20(-1) 010
13(+1) 110
21(0) 111
31(+1) 101
22 (+1) 100
12(0)000
02 (-1) 001
11 (-1) 011
20(-1) 010 оз(о) 110
21(0) 111
1о(-г) 1о1
01(-2) 100 х з
О 1 1
0 1 О
О О О
О О 1
1 О 1
11
11
11
11
11
11
11
О
О
О
О
О
О
О
О
О
О
О О
О 0
О О
1 О
1 О
1 О
1531223
ТяблицаВ
Х Х Х X„
000 001 О! О 011 х
111
Of
11
10 х х х x x x x x
О О 1 О О О О
О О О О О О О О
О О О О О О О О
А 1 Е E А 3;
Таблица9
Х, Х, Х, Х, )Х Х, Х, Х, ООО ОО; О!О O» !ОО !О! 1!0
" i
01
11
10 х х х х х x x x
О О О О О О О О
О 1 1 1 О .. О О О
О 1 1 1 1 1 О О
1 Е E E F F L 1
Т а б л и ц à 10
Х> Х Х Х Х Х Х, Х
000 001 Ofo 011 100 101 110 111
О! 11
10 х х х х. x x x
О О 1 11 1 О
О О О О 1 1 О
Ь о о и О 0
1 l e E +5 F х
1
+5
Таблица11 г, z к цс к г цс г, +!
-2 О
-1 О
О О
"1 О
О О
+1 О
О О
+1 О
+2 1
1 1
1 О
О О
1 О
О О
О 1
О О
О 11
О 1
1 О
1 0
1 О
1 1
1 f
О 1
О 1
О 1 -1
1 1 0
1 О +1
О 1 -1
1 1 О
1 О +1
О 1 -1 ! 1. О
1 О +1
153) 223
Та блица12
Та блица 13
Z, ЕР 00 01 1 г, г, ) j oJii
0 0 0
0 0
0 1 0
0 1 1
1 0 0
I 0 1
1 1 0
1 1 11
1 х х х
0 х х
Zi Z3
Составитель О. Тюрина
Редактор Н.Лазаренко Техред SI,Ñåðäþêîâà Корректор О.Ципле
Заказ 7966/56 Тирах 884 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагари
II !1
Гага ина 101
0 0
0 0
0 1
0 1
1, 0
1 0
1 1
1 1
1
1
1
0
1 х 1 х 1 0 х 0 х х х х
1 х х х х х х х х
0 1 х 0
1 0
1 х х х х х
x x х х
